半导体装置及其制造方法
    33.
    发明公开

    公开(公告)号:CN107004700A

    公开(公告)日:2017-08-01

    申请号:CN201580067401.1

    申请日:2015-07-22

    Abstract: 半导体装置(1)具备形成有半导体元件的半导体基板(2)和形成于半导体基板(2)之上的绝缘膜(30)。半导体基板(2)具备第一部分(10)和厚度比第一部分(10)薄的第二部分(20)。第二部分(20)的上表面(21)位于比第一部分(10)的上表面(11)靠下方处。在位于第一部分(10)与第二部分(20)相邻的位置的第二部分(20)的上表面(21)形成有在半导体基板(2)的厚度方向上延伸的凹部(50)。绝缘膜(30)从第一部分(10)延伸到第二部分(20),并填充凹部(50)。

    半导体装置及其制造方法
    35.
    发明授权

    公开(公告)号:CN107004700B

    公开(公告)日:2020-12-01

    申请号:CN201580067401.1

    申请日:2015-07-22

    Abstract: 半导体装置(1)具备形成有半导体元件的半导体基板(2)和形成于半导体基板(2)之上的绝缘膜(30)。半导体基板(2)具备第一部分(10)和厚度比第一部分(10)薄的第二部分(20)。第二部分(20)的上表面(21)位于比第一部分(10)的上表面(11)靠下方处。在位于第一部分(10)与第二部分(20)相邻的位置的第二部分(20)的上表面(21)形成有在半导体基板(2)的厚度方向上延伸的凹部(50)。绝缘膜(30)从第一部分(10)延伸到第二部分(20),并填充凹部(50)。

    绝缘栅型半导体器件
    36.
    发明授权

    公开(公告)号:CN106133913B

    公开(公告)日:2019-05-10

    申请号:CN201580015955.7

    申请日:2015-02-05

    Abstract: 提供一种能够容易地耗尽外围区的绝缘栅型半导体器件。所述绝缘栅型半导体器件包括:在半导体衬底的正面中形成的第一至第四外围沟槽;绝缘层,其位于所述外围沟槽中;第五半导体区,其具有第二导电类型,并且在暴露于所述外围沟槽的底面的范围内形成;以及连接区,其将暴露于所述第二外围沟槽的底面的所述第五半导体区连接到暴露于所述第三外围沟槽的底面的所述第五半导体区。所述第二与第三外围沟槽之间的间隔比所述第一与第二外围沟槽之间的间隔以及所述第三与第四外围沟槽之间的间隔中的每一者宽。

    半导体装置
    37.
    发明授权

    公开(公告)号:CN104465719B

    公开(公告)日:2018-01-02

    申请号:CN201410487147.8

    申请日:2014-09-22

    Abstract: 本发明提供一种半导体装置(10),其包括半导体基板(11),所述半导体基板具有元件区域(12)以及终端区域(14)。元件区域包括:第一体区域(36a,38),其具有第一导电类型;第一漂移区(32),其具有第二导电类型;以及第一浮动区域(34),其具有第一导电类型。终端区域包括场限环区域(41)、第二漂移区(32b)以及第二浮动区域(37)。场限环区域具有第一导电类型并围绕元件区域。第二漂移区具有所述第二导电类型,并与场限环区域相接触且围绕场限环区域。所述第二浮动区域具有第一导电类型并被第二漂移区围绕。所述第二浮动区域围绕元件区域。至少一个所述第二浮动区域相对于最接近所述元件区域的一个场限环区域而被置于元件区域侧。

    半导体装置
    39.
    发明公开

    公开(公告)号:CN104054179A

    公开(公告)日:2014-09-17

    申请号:CN201380006534.9

    申请日:2013-01-23

    Abstract: 半导体装置的半导体基板在从上方观看时,隔离区、IGBT区和二极管区都彼此相邻地形成。连接至主体区和阳极区的深区形成在隔离区中。在半导体基板内跨所述隔离区、所述IGBT区和所述二极管区延伸形成了漂移区。跨所述隔离区、所述IGBT区和所述二极管区延伸形成的集电极区,以及位于二极管区中的阴极区形成在暴露于半导体基板下表面上的区域中。集电极区与阴极区之间的边界位于二极管区中,处在切过隔离区与二极管区之间的边界、将所述隔离区与所述二极管区切分的剖面内。形成在隔离区中的集电极区具有比IGBT区中的集电极区更高浓度的掺杂杂质。

    半导体装置
    40.
    发明公开

    公开(公告)号:CN107112360A

    公开(公告)日:2017-08-29

    申请号:CN201580061372.8

    申请日:2015-08-03

    Abstract: 半导体装置(1)具备:在表面形成有沟槽(30)的半导体基板(10);覆盖沟槽(30)的内表面的栅极绝缘膜(51);及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备:与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11);形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12);及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

Patent Agency Ranking