一种SRAM型FPGA的器件级自动化测试平台及其测试方法

    公开(公告)号:CN104698314A

    公开(公告)日:2015-06-10

    申请号:CN201510096980.4

    申请日:2015-03-05

    Abstract: 本发明涉及一种FPGA器件级自动化测试平台和方法,特别是应用于Vertix-4系列SRAM型FPGA的器件级自动化测试平台及其方法。一种应用于FPGA的器件级自动化测试平台,其特征在于包括:服务器、编程器、测试仪主机以及测试接口板;所述测试接口板包括被测FPGA和辅助硬件配置电路;所述服务器和编程器通过USB连接进行数据交换,所述服务器通过本地总线与所述测试仪主机连接进行数据交换,所述编程器通过被测FPGA的JTAG接口配置被测FPGA的程序,所述测试仪主机通过DPS电源模块为被测FPGA提供电源并测量其工作电流,通过数字通道向被测FPGA施加测试激励信号并采样测试结果。

    部分三模冗余SRAM型FPGA的单粒子翻转特性的测试方法

    公开(公告)号:CN102901924A

    公开(公告)日:2013-01-30

    申请号:CN201210355797.8

    申请日:2012-09-21

    Abstract: 本发明提供一种部分三模冗余SRAM型FPGA的单粒子翻转特性的测试方法,包括:在设定的注量率下辐照被测器,当器件输出特性不正确且停止粒子束辐照T1时间内器件功能未恢复正常,则记录1次单粒子错误,多次重复后计算单粒子错误截面;使粒子注量率不断降低,直到单粒子错误截面趋于稳定;提供另一不进行三模冗余加固的对比器件,在对比注量率下,辐照对比器件并计算单粒子错误截面算对比器件的单粒子错误截面与被测器件的单粒子错误截面的比值。

    可移动式的单粒子试验器件加热温度控制装置及方法

    公开(公告)号:CN101694506B

    公开(公告)日:2011-07-13

    申请号:CN200910093793.5

    申请日:2009-10-19

    Abstract: 本发明涉及一种可移动式的单粒子试验器件加热温度控制装置及方法,该装置包括温度控制器、温度监视器、加热器、传感器、散热器、夹具、加热指示灯、停止加热指示灯和远程控制终端,其中加热器、传感器与散热器均为独立设计的器件,通过与特殊设计的凹字形夹具连接与配合,可以方便的实现对单粒子试验器件的加热温度控制,该结构设计为移动式温控装置,不依赖于单粒子试验源的种类,适用于各种单粒子试验器件的加热温度控制,并且加热器、传感器与散热器通过夹具与单粒子试验器件紧密接触,使得整个被测器件体积小巧,占用较小空间,方便安装于电路板上,适用于现有电装工艺。

    一种电源类器件老炼结温监测装置

    公开(公告)号:CN114236417B

    公开(公告)日:2025-05-02

    申请号:CN202111459528.1

    申请日:2021-12-02

    Abstract: 一种电源类器件老炼结温监测装置,测温传感器单元用于采集被测器件的温度;驱动电路单元用于向测温传感器单元提供驱动电压和采集命令,同时向温度显示单元提供驱动电压及必需的转换信号;温度显示单元用于将采集到的温度信号通过LED显示;超温报警处理单位用于根据检测的温度值结合用户设置的温度上限值,判断检测的温度值是否在合理范围之内;电源及信号总线用于为各单元工作提供工作电源和信号传输通道;中央控制单元用于接收其他单元的反馈信号,同时向各单元发送控制信号,协调各单元工作;系统电源单元用于提供总电源;系统保护单元用于对各单元的工作电压、电流情况进行监控,避免各单元因过压、过流导致的系统工作异常情况。

    一种信号源系统
    39.
    发明授权

    公开(公告)号:CN110824211B

    公开(公告)日:2021-09-07

    申请号:CN201911019093.1

    申请日:2019-10-24

    Abstract: 本发明公开了一种信号源系统,包括:基准信号源模块,用于产生精密基准信号;滤波电路模块,用于对精密基准信号进行滤波处理,输出滤波处理后的单路精密基准信号;多通道信号模块,用于将滤波处理后的单路精密基准信号转换为20通道的异频信号,并传输给信号驱动模块;信号驱动模块,用于根据信号源输出要求,将接收到的20通道的异频信号转化为20通道的独立异频信号;控制模块,用于对输出的20通道的独立异频信号进行总体控制或分体控制。本发明公开的信号源系统具有信号功能全面、信号质量可控、信号源使用方便、且成本低等优点。

    一种嵌入式TDP RAM模块测试电路与测试方法

    公开(公告)号:CN111124769A

    公开(公告)日:2020-05-08

    申请号:CN201911055491.9

    申请日:2019-10-31

    Abstract: 本发明涉及一种嵌入式TDP RAM模块测试电路,包括N个结构相同的测试单元、时钟信号、地址信号、第一数据输入信号、第二数据输入信号、数据输出信号、写使能信号、第一使能信号、第二使能信号、选择器控制信号与寄存器控制信号;每个测试单元包括被测存储器、3选1选择器模块和寄存器模块;每个被测存储器包括2组完全独立的数据读写总线端口:总线端口A与总线端口B。本发明提供的是一种通用的模块化测试电路设计,当需要进行大量TDP RAM测试时,只需将测试单元进行逻辑复制后再顺序级联即可。

Patent Agency Ranking