公开(公告)号：CN108922574B

公开(公告)日：2020-11-13

申请号：CN201810637327.8

申请日：2018-06-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 解晨晨 ,  李喜 ,  陈后鹏 ,  王倩 ,  雷宇 ,  蔡道林 ,  郭家树 ,  宋志棠

IPC: G11C11/56 ,  G11C11/4091

Abstract: 本发明提供一种相变存储器的高速数据读出电路及读出方法，所述数据读出电路包括：钳位电路、参考读电流产生电路、目标相变存储单元、参数匹配单元、电压_电流型全差分读电路及比较电路；其中，所述钳位电路通过所述参考读电流产生电路与所述目标相变存储单元所在位线和所述参数匹配单元所在位线连接，所述参考读电流产生电路与所述钳位电路连接，所述目标相变存储单元与所述参考读电流产生电路连接，所述参数匹配单元与所述参考读电流产生电路连接，所述电压_电流型全差分读电路与所述钳位电路连接，所述比较电路与所述电压_电流型全差分读电路连接。通过本发明解决了现有相变存储器数据读出电路的数据读取速度较慢的问题。

公开(公告)号：CN110619908A

公开(公告)日：2019-12-27

申请号：CN201910806731.8

申请日：2019-08-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈后鹏 ,  吕艺 ,  王倩 ,  李喜 ,  雷宇 ,  郭家树 ,  解晨晨 ,  宋志棠

IPC: G11C13/00 ,  G06N3/06 ,  G06N3/063

Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。

公开(公告)号：CN110098832A

公开(公告)日：2019-08-06

申请号：CN201910364378.2

申请日：2019-04-30

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 郭家树 ,  陈后鹏 ,  李喜 ,  王倩 ,  雷宇 ,  苗杰 ,  解晨晨 ,  吕艺 ,  刘卫丽 ,  宋志棠

IPC: H03K19/0185 ,  H03K19/094 ,  H03K19/003 ,  H03K17/22

Abstract: 本发明提供一种超低电压启动双路输出的DCDC转换电路及其实现方法，所述DCDC转换电路包括：双路输出模块，电连接于所述双路输出模块的高压上电复位模块，电连接于所述高压上电复位模块和所述双路输出模块的功率管衬底电平选择模块，电连接于所述高压上电复位模块和所述双路输出模块的工作模式切换模块，电连接于所述工作模式切换模块的控制管衬底电平选择模块，电连接于所述双路输出模块的负载接入模块及电连接于所述双路输出模块、所述负载接入模块和所述工作模式切换模块的调制信号产生模块。通过本发明解决了现有DCDC转换电路存在的无法在低电源电压下工作、需要额外的时钟产生装置及只有一路输出的问题。

公开(公告)号：CN109903805A

公开(公告)日：2019-06-18

申请号：CN201910139097.7

申请日：2019-02-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 解晨晨 ,  李喜 ,  陈后鹏 ,  王倩 ,  雷宇 ,  宋志棠

IPC: G11C29/10 ,  G11C29/12

Abstract: 本发明提供的一种存储器片内自测试方法、装置和存储器，通过获取自测试信号后令所述存储器进入自测试状态；在所述存储器中寻找由一或多个连续无故障的所述存储单元构成的满足预设大小的存储区域作为无故障区域；对所述存储器的各存储单元进行测试并将存在故障的存储单元的故障信息存储到所述无故障区域；在自测试结束后将所述无故障区域存储的首地址输出到外部端口以供读取。本发明能够降低了测试成本，而且可以对存储器进行全速测试，增加了测试的故障覆盖率和测试效率，减小了测试的面积开销，能够更加方便及时地发现存储器的问题所在。

公开(公告)号：CN108922574A

公开(公告)日：2018-11-30

申请号：CN201810637327.8

申请日：2018-06-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 解晨晨 ,  李喜 ,  陈后鹏 ,  王倩 ,  雷宇 ,  蔡道林 ,  郭家树 ,  宋志棠

IPC: G11C11/56 ,  G11C11/4091

Abstract: 本发明提供一种相变存储器的高速数据读出电路及读出方法，所述数据读出电路包括：钳位电路、参考读电流产生电路、目标相变存储单元、参数匹配单元、电压_电流型全差分读电路及比较电路；其中，所述钳位电路通过所述参考读电流产生电路与所述目标相变存储单元所在位线和所述参数匹配单元所在位线连接，所述参考读电流产生电路与所述钳位电路连接，所述目标相变存储单元与所述参考读电流产生电路连接，所述参数匹配单元与所述参考读电流产生电路连接，所述电压_电流型全差分读电路与所述钳位电路连接，所述比较电路与所述电压_电流型全差分读电路连接。通过本发明解决了现有相变存储器数据读出电路的数据读取速度较慢的问题。