-
公开(公告)号：CN116110795A
公开(公告)日：2023-05-12
申请号：CN202310336221.5
申请日：2023-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/423 , H01L27/092 , H01L21/8238
Abstract: 本发明提供一种全包围栅器件的制备方法，包括：提供具有内嵌空腔的绝缘体上半导体衬底；于空腔之上的顶半导体层上形成假栅结构，假栅结构在垂直投影方向上与空腔具有交叠；基于假栅结构形成自对准的源区和漏区；于假栅结构上方定义出沟道掩膜图形，基于沟道掩膜图形形成悬空沟道；去除假栅结构以显露出假栅沟槽，基于假栅沟槽和内嵌的空腔包围悬空沟道形成全包围栅结构。本发明可制备出水平环栅晶体管，通过基于假栅结构形成自对准的源区和漏区，可有效提高工艺稳定性以及注入精度，通过后栅工艺，所得的全包围栅结构具有较低的热预算，由此允许栅电极材料具有较宽的选择范围，从而实现不同的器件性能要求。
-
公开(公告)号：CN113594006B
公开(公告)日：2022-08-30
申请号：CN202110865729.5
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种真空沟道晶体管的制作方法，至少包括：在第一硅衬底上形成层叠结构，所述层叠结构包括第一电介质层、多晶硅层和第二电介质层；图形化所述层叠结构以形成包括空腔和沟槽的图形化区域，其中在所述沟槽的底部暴露出第一硅衬底；在所述图形化区域中形成第三电介质的侧壁；在形成有第三电介质侧壁的所述沟槽内定位生长纳米线，所述纳米线自第一硅衬底朝所述空腔延伸并凸入于所述空腔；使所述第二电介质层与第二硅衬底键合。本发明还提供了一种真空沟道晶体管，其包括穿过所述第一电介质层而进入真空空腔的纳米线。所述制作方法可以与现有集成电路的制造工艺相兼容，经由所述制作方法可获得源极与漏极之间距离精确可调的真空晶体管。
-
公开(公告)号：CN113594006A
公开(公告)日：2021-11-02
申请号：CN202110865729.5
申请日：2021-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种真空沟道晶体管的制作方法，至少包括：在第一硅衬底上形成层叠结构，所述层叠结构包括第一电介质层、多晶硅层和第二电介质层；图形化所述层叠结构以形成包括空腔和沟槽的图形化区域，其中在所述沟槽的底部暴露出第一硅衬底；在所述图形化区域中形成第三电介质的侧壁；在形成有第三电介质侧壁的所述沟槽内定位生长纳米线，所述纳米线自第一硅衬底朝所述空腔延伸并凸入于所述空腔；使所述第二电介质层与第二硅衬底键合。本发明还提供了一种真空沟道晶体管，其包括穿过所述第一电介质层而进入真空空腔的纳米线。所述制作方法可以与现有集成电路的制造工艺相兼容，经由所述制作方法可获得源极与漏极之间距离精确可调的真空晶体管。
-
公开(公告)号：CN112305667B
公开(公告)日：2021-09-14
申请号：CN201910689392.X
申请日：2019-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02B6/12
Abstract: 本发明提供一种光波导器件及其制备方法。制备方法包括：形成图形化的复合衬底，其自下而上依次包括底部半导体层、绝缘层及顶部半导体层；复合衬底内形成有凹槽，凹槽贯穿绝缘层且被顶部半导体层所覆盖；对凹槽上方的顶部半导体层进行光刻刻蚀以形成光波导；对光波导进行第一浓度的离子注入以于光波导中形成第一P型注入区和与第一P型注入区相邻的第一N型注入区；对光波导外围的顶部半导体层进行第二浓度的离子注入以分别形成第二P型注入区和第二N型注入区；于第二P型注入区及所述第二N型注入区表面形成金属电极。本发明有利于简化光波导器件的制备工艺和降低生产成本，有助于提高器件性能。
-
公开(公告)号：CN111952182B
公开(公告)日：2021-06-18
申请号：CN202010849598.7
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种减少侧边漏电的SOI场效应晶体管及其制备方法，该晶体管包括：具有底衬底、绝缘层及呈半导体岛的顶半导体层的图形化SOI衬底，绝缘层中具有凹槽，凹槽包括沿第二方向延伸的主体凹槽及沿第一方向延伸且位于主体凹槽的两端并与其连通的至少一个扩展凹槽；半导体岛完全覆盖凹槽，半导体岛包括沿第一方向延伸的第一半导体层及沿第二方向延伸的第二半导体层，第二半导体层包括位于主体凹槽上方的第二主体半导体层及覆盖扩展凹槽的第二扩展半导体层；形成于半导体岛的第二半导体层上的栅极结构；形成于第一半导体层两端的源区及漏区。通过在主体凹槽的两端设置与之连通的扩展凹槽，有效增加了漏电电阻，降低凹槽的侧边漏电。
-
Patent Agency Ranking
公开(公告)号：CN111952187A
公开(公告)日：2020-11-17
申请号：CN202010850646.4
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/423 , H01L29/786
Abstract: 本发明提供一种具有漏电屏蔽结构的SOI场效应晶体管及制备方法，结构包括：具有底衬底、绝缘层及呈半导体岛的顶半导体层的图形化SOI衬底，绝缘层中具有凹槽，半导体岛完全覆盖凹槽；第一导电类型重掺杂区，形成于凹槽上方的沿第二方向延伸的顶半导体层的两端，且其在第二方向上的宽度大于位于凹槽上方的沿第二方向延伸的顶半导体层与绝缘层交叠区域的宽度；栅极结构，形成于凹槽上方；第二导电类型的源区及漏区，形成于栅极结构的两端；体偏置电极，形成于第一导电类型重掺杂区上。通过设置第一导电类型重掺杂区及体偏置电极，有效调节沟道反型层与重掺杂区形成的PN结势垒高度，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。
-
公开(公告)号：CN111435666A
公开(公告)日：2020-07-21
申请号：CN201910027528.0
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种图形化结构的SOI衬底及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
公开(公告)号：CN111435648A
公开(公告)日：2020-07-21
申请号：CN201910026972.0
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/265 , H01L21/84 , H01L21/20
Abstract: 本发明提供一种图形化结构的SOI衬底的制备方法，包括：在第二半导体衬底中进行离子注入形成剥离界面；于第一绝缘层中形成凹槽，所述凹槽未贯穿所述第一绝缘层；键合第二半导体衬底及第一绝缘层，以形成空腔；进行退火工艺加强键合强度，并使第二半导体衬底从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
公开(公告)号：CN111293214A
公开(公告)日：2020-06-16
申请号：CN201811495201.8
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于柔性衬底的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，形成于一柔性CMOS电路基底上、第一金属过渡层、固定磁层、隧穿层、自由磁层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的固定磁层及自由磁层为二维铁磁材料层，其厚度较薄，一方面可以提高磁性隧穿结器件的磁化取向速度，另一方面可以获得较为轻薄的磁性隧穿结器件。本发明可以将磁性隧穿结器件直接制备于柔性衬底电路上，减小了器件制备成本，扩大了其应用范围。
-
公开(公告)号：CN111293138A
公开(公告)日：2020-06-16
申请号：CN201811495212.6
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22
Abstract: 本发明提供一种三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，直接制作于所述第一连接电路层上，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明与传统工艺相比，不需要硅穿孔(TSV)工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路通过半导体材料及金属布线层有序的堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。
-
-
-
-
-
-
-
-
-
Search Results
106
records
(took 0.052 seconds)
