-
公开(公告)号：CN102592998A
公开(公告)日：2012-07-18
申请号：CN201210078749.9
申请日：2012-03-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/737 , H01L29/06
CPC classification number: H01L29/66242 , H01L29/7378
Abstract: 本发明提供一种基于SOI的纵向SiGe-HBT及其制备方法，属于微电子与固体电子领域。该方法通过将普通的厚埋氧层的常规SOI半导体衬底作为起始晶片，在其特定区域制作薄埋氧层，并在薄埋氧层上制作HBT。该器件工作时，通过向该HBT施加背栅正电压使得在接近薄埋氧层的上表面形成电荷反型层作为次集电区，该层成为集电极电流的低阻抗导通渠道，从而显著减小集电区电阻，提高截止频率。同时，本发明的器件制备工艺简单，在特定区域减薄埋氧层，成功将所需的衬底偏压降至CMOS工艺中典型的3V甚至更小，这对实现SiGe-HBT与SOI-CMOS的集成工艺的兼容有重要意义。
-
公开(公告)号：CN102104048B
公开(公告)日：2012-05-30
申请号：CN200910201331.0
申请日：2009-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L29/78 , H01L23/60 , H01L21/84 , H01L21/336
CPC classification number: H01L27/0266
Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄漏电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
-
公开(公告)号：CN102176215A
公开(公告)日：2011-09-07
申请号：CN201110072771.8
申请日：2011-03-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种SOI场效应晶体管SPICE模型系列的建模方法，通过设计制作辅助器件，测量电学特性数据，获取中间数据，在中间数据的基础上提取模型参数，建立浮体结构SOI场效应晶体管的SPICE模型，并利用中间数据及辅助器件数据提取模型参数，编写宏模型，建立体引出结构SOI场效应晶体管的SPICE模型。本发明提出的建模方法考虑了体引出结构中引出部分的寄生晶体管的影响，利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的SOI场效应晶体管的实际工作情况及电学特性，提高了模型的拟和效果。
-
公开(公告)号：CN102104048A
公开(公告)日：2011-06-22
申请号：CN200910201331.0
申请日：2009-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/12 , H01L29/78 , H01L23/60 , H01L21/84 , H01L21/336
CPC classification number: H01L27/0266
Abstract: 本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄露电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
-
公开(公告)号：CN102098028A
公开(公告)日：2011-06-15
申请号：CN201010507239.X
申请日：2010-10-14
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明公开了一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，该振荡器包括：SOI衬底以及制作在SOI衬底上的CMOS器件；所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅材料，所述PMOS器件的沟道采用(110)晶面硅材料。该器件可以通过在混合晶向的SOI衬底上开设窗口外延底层硅，从而在(100)晶面的顶层硅和(110)外延硅层上分别制作NMOS器件和PMOS器件。本发明可以减少CMOS环形振荡器中CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。
-
Patent Agency Ranking
公开(公告)号：CN101916726A
公开(公告)日：2010-12-15
申请号：CN201010220198.6
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/3205 , H01L29/78
CPC classification number: H01L29/78654 , H01L29/78612
Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOI MOS结构，其有源区包括：体区、N型源区、N型漏区、重掺杂P型区；其N型源区由硅化物和与之相连的N型Si区两部分组成；所述重掺杂P型区位于硅化物与绝缘埋层之间，并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区，再在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOI MOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN101726274A
公开(公告)日：2010-06-09
申请号：CN200910199726.1
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种确定MOSFET器件BSIM模型参数宽度偏移量Wint的方法。首先利用半导体参数测试仪测量至少3个拥有相同沟道长度、不同沟道宽度的MOSFET器件的Ids-Vds输出特性；然后求出漏极电流Ids对漏极电压Vds的二阶导数Ids″；通过延长Ids″与MOSFET沟道设计宽度Wdrawn的曲线便可容易得到准确的MOSFET器件的宽度偏移量Wint。
-
公开(公告)号：CN102683217B
公开(公告)日：2016-06-22
申请号：CN201210165018.8
申请日：2012-05-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
CPC classification number: H01L29/1606 , H01L29/66742 , H01L29/78648 , H01L29/78684
Abstract: 本发明提供一种基于石墨烯的双栅MOSFET的制备方法，属于微电子与固体电子领域，该方法包括：在单晶硅衬底上生长一层高质量的SiO2，然后在该SiO2层上旋涂一层高聚物作为制备石墨烯的碳源；再在高聚物上淀积一层催化金属，通过高温退火，在所述SiO2层和催化金属层的交界面处形成有石墨烯；利用光刻技术及刻蚀工艺，在所述催化金属层上开窗并形成晶体管的源极和漏极；利用原子沉积系统在开窗区沉积一层高K薄膜，然后在该高K薄膜上方制备前金属栅，最后在Si衬底的背面制备金属背栅极，最终形成基于石墨烯沟道材料和高K栅介质的双栅MOSFET器件。
-
公开(公告)号：CN105551518A
公开(公告)日：2016-05-04
申请号：CN201610008919.4
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/41 , G11C11/412 , H01L21/8244 , H01L27/11
CPC classification number: G11C11/41 , G11C11/412 , H01L27/11 , H01L27/1104
Abstract: 本发明提供一种SOI单端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四NMOS晶体管组成。本发明的SRAM单元中，组成第一反相器及第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
公开(公告)号：CN105489608A
公开(公告)日：2016-04-13
申请号：CN201610008065.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L21/8244 , G11C11/413
CPC classification number: H01L27/1104 , G11C11/413
Abstract: 本发明提供一种SOI双端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四、第五及第六NMOS晶体管组成。本发明的SRAM单元中，组成第一、第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.059 seconds)
