-
公开(公告)号：CN111009571A
公开(公告)日：2020-04-14
申请号：CN201910926528.4
申请日：2019-09-27
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L29/06 , H01L29/868 , H01L29/739
Abstract: 得到能够使破坏耐量提高的半导体装置。n型半导体衬底(1)具有单元区域和在单元区域的周围设置的终端区域。p型阳极层(2)在单元区域设置于n型半导体衬底(1)的上表面。n型缓冲层(10)设置于n型半导体衬底(1)的下表面。与n型缓冲层(10)相比深度深的p型层(13)在终端区域设置于n型半导体衬底(1)的下表面。
-
公开(公告)号：CN110828315A
公开(公告)日：2020-02-21
申请号：CN201910650698.4
申请日：2019-07-18
Applicant: 三菱电机株式会社
IPC: H01L21/336 , H01L21/265 , H01L21/304 , H01L29/06 , H02M7/5387
Abstract: 本发明涉及半导体装置的制造方法及电力转换装置。针对具备埋入扩散层的半导体装置，提供缩短了工艺流程的制造方法。半导体装置具备：第1导电型的外延层，其设置于半导体衬底的第1主面之上；第1导电型的第1半导体区域，其从外延层的最表面设置到内部；以及第2导电型的第3半导体区域，其从第1半导体区域的底面设置到半导体衬底的内部，该半导体装置的制造方法包含：工序(a)，针对至少形成有源极区域、漏极区域及栅极电极的状态下的半导体衬底，对与第1主面相反侧的第2主面进行研磨，使半导体衬底的厚度变薄；以及工序(b)，从研磨后的半导体衬底的第2主面侧进行第2导电型的杂质的离子注入，形成第3半导体区域。
-
公开(公告)号：CN108028284A
公开(公告)日：2018-05-11
申请号：CN201580083340.8
申请日：2015-09-25
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L29/861 , H01L29/868
CPC classification number: H01L29/868 , H01L29/0619 , H01L29/6609 , H01L29/861
Abstract: 本说明书所公开的技术能够通过对电导率调制的水平进行调整，从而在恢复动作时抑制载流子的局部集中。半导体装置具有：第1导电型的半导体层(101)；第1导电型的第1杂质层(10、10a至10g)，其在半导体层的背面局部地扩散，且杂质浓度比半导体层的杂质浓度高；以及第2导电型的多个第2杂质层(12、13)，它们在半导体层的表面局部地扩散，第1杂质层在俯视观察时，在第2杂质层彼此之间形成于不与第2杂质层重叠的位置，在半导体层的表面处的第2杂质层彼此之间仅存在半导体层。
-
公开(公告)号：CN107871779A
公开(公告)日：2018-04-03
申请号：CN201710881263.1
申请日：2017-09-26
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L29/732 , H01L29/45 , H01L29/06
CPC classification number: H01L27/0664 , H01L21/26513 , H01L21/324 , H01L27/0761 , H01L29/0834 , H01L29/6609 , H01L29/66136 , H01L29/66333 , H01L29/7395 , H01L29/861 , H01L29/732 , H01L29/0638 , H01L29/45
Abstract: 本发明目的在于提供可独立对pnp区域的动作和pn区域的动作进行控制的半导体装置。本发明所涉及的半导体装置具有由下述结构构成的层叠构造：n型n-i层(3)；p型p阳极层(4)，其形成于n-i层(3)表面；n型n-缓冲层(7)，其形成于n-i层(3)背面；n型n+阴极层(5)及p型p集电极层(6)，它们在俯视观察时彼此相邻地或相邻部分重叠地形成于n-缓冲层(7)背面或n-i层(3)及n-缓冲层(7)背面；表面电极(8)，其以覆盖p阳极层(4)表面的方式形成；以及背面电极(9)，其以覆盖n+阴极层(5)及p集电极层(6)背面的方式形成，n+阴极层(5)在层叠构造中的层叠高度位置与p集电极层(6)在层叠构造中的层叠高度位置不同。
-
-
Patent Agency Ranking
公开(公告)号：CN115064535B
公开(公告)日：2024-11-15
申请号：CN202210629378.2
申请日：2017-09-26
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L27/07 , H01L27/06 , H01L21/265 , H01L21/324 , H01L29/861 , H01L21/329 , H01L29/08 , H01L29/739 , H01L21/331
Abstract: 本发明目的在于提供可独立对pnp区域的动作和pn区域的动作进行控制的半导体装置。本发明所涉及的半导体装置具有由下述结构构成的层叠构造：n型n‑i层(3)；p型p阳极层(4)，其形成于n‑i层(3)表面；n型n‑缓冲层(7)，其形成于n‑i层(3)背面；n型n+阴极层(5)及p型p集电极层(6)，它们在俯视观察时彼此相邻地或相邻部分重叠地形成于n‑缓冲层(7)背面或n‑i层(3)及n‑缓冲层(7)背面；表面电极(8)，其以覆盖p阳极层(4)表面的方式形成；以及背面电极(9)，其以覆盖n+阴极层(5)及p集电极层(6)背面的方式形成，n+阴极层(5)在层叠构造中的层叠高度位置与p集电极层(6)在层叠构造中的层叠高度位置不同。
-
公开(公告)号：CN118198114A
公开(公告)日：2024-06-14
申请号：CN202311679162.8
申请日：2023-12-08
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/423
Abstract: 提供即使是在背面侧具有栅极电极的结构也能够实现量产化的半导体装置。具有：用于通断的第1控制电极及第2控制电极，它们分别设置于半导体衬底的第1主面及第2主面；第1控制电极焊盘，其与第1控制电极电连接；第1贯通孔，其将半导体衬底沿厚度方向贯通，在内部具有将第1主面与第2主面之间电连接的导电体；以及第2控制电极焊盘，其设置于第1主面之上，经由第1贯通孔与第2控制电极电连接。
-
公开(公告)号：CN117525125A
公开(公告)日：2024-02-06
申请号：CN202310941298.5
申请日：2023-07-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/32 , H01L29/06 , H01L21/331 , H01L29/10
Abstract: 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够对二极管区域及IGBT区域的至少任一者的正向特性及通断损耗进行调整的技术。半导体装置具有：半导体区域，其在主面侧设置有半导体层；以及第1缺陷，其设置于半导体层，沿包含厚度方向的成分的方向从主面侧延伸。半导体区域包含二极管区域和IGBT区域的至少任意1者，该二极管区域设置有阴极层作为半导体层，该IGBT区域设置有集电极层作为半导体层。
-
公开(公告)号：CN111009571B
公开(公告)日：2023-09-26
申请号：CN201910926528.4
申请日：2019-09-27
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L29/06 , H01L29/868 , H01L29/739
Abstract: 得到能够使破坏耐量提高的半导体装置。n型半导体衬底(1)具有单元区域和在单元区域的周围设置的终端区域。p型阳极层(2)在单元区域设置于n型半导体衬底(1)的上表面。n型缓冲层(10)设置于n型半导体衬底(1)的下表面。与n型缓冲层(10)相比深度深的p型层(13)在终端区域设置于n型半导体衬底(1)的下表面。
-
公开(公告)号：CN110246887B
公开(公告)日：2022-12-13
申请号：CN201910155859.2
申请日：2019-03-01
Applicant: 三菱电机株式会社
Inventor： 藤井秀纪
IPC: H01L29/06 , H01L29/739 , H01L29/861 , H02M1/00
Abstract: 本发明目在于提供能够在确保耐压的同时，抑制恢复时的峰值电流的技术。半导体装置具备：p‑型阳极层(1)，其p型杂质浓度是恒定的；n‑型层(2)，其n型杂质浓度具有分布；以及n+型层(3)，其是与p‑型阳极层(1)之间夹着n‑型层(2)而配置的，n型杂质浓度比n‑型层(2)高且是恒定的，n‑型层(2)中的p‑型阳极层(1)侧的部分的n型杂质浓度比p‑型阳极层(1)的p型杂质浓度低。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.037 seconds)
