-
公开(公告)号：CN102479550A
公开(公告)日：2012-05-30
申请号：CN201110382310.0
申请日：2011-11-25
Applicant: 三星电子株式会社
Abstract: 公开一种在非易失性存储器件中生成经补偿的操作电压的方法，以及相关的非易失性存储器件，所述操作电压如读取电压。响应于一个或多个存储单元条件来补偿操作电压，所述存储单元条件如温度变化、所选择的存储单元的编程数据状态或物理位置、所选择的存储单元的页信息、或所选择的字线的位置。
-
公开(公告)号：CN101202105B
公开(公告)日：2012-05-16
申请号：CN200710305769.4
申请日：2007-10-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/12 , G11C16/3454 , G11C2211/5621 , G11C2211/5641 , G11C2211/5642
Abstract: 一种快闪存储器件，包括每个单元均能储存不同位数的存储单元阵列。该快闪存储器件的页缓冲器电路包括多个页缓冲器，每个页缓冲器在存储单元的编程、擦除和读取操作期间运行。控制逻辑单元根据储存在相应存储单元中的位数控制页缓冲器的功能。
-
公开(公告)号：CN101727977A
公开(公告)日：2010-06-09
申请号：CN200910174045.X
申请日：2009-10-20
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/24 , G11C16/3427 , H01L27/11521 , H01L27/11524
Abstract: 一种闪存装置，包括第一存储单元串和第二存储单元串，该第一存储单元串包括多个串联连接的存储单元、以及被配置为将所述串联连接的存储单元耦接到位线的第一和第二串联连接的伪晶体管，该第二存储单元串包括多个串联连接的存储单元、以及被配置为将所述串联连接的存储单元耦接到位线的第一和第二串联连接的伪晶体管。所述第一和第二存储单元串的第一伪存储单元具有与第一伪字线共同连接的栅极并具有不同的阈值电压，并且所述第一和第二存储单元串的第二伪存储单元具有与第二伪位线共同连接的栅极并具有不同的阈值电压。在一些实施例中，第一存储单元串的第一伪存储单元和第二存储单元串的第二伪存储单元可具有比预定电压大的阈值电压，并且第一存储单元串的第二伪存储单元和第二存储单元串的第一伪存储单元可具有比预定电压小的阈值电压。
-
公开(公告)号：CN101521042A
公开(公告)日：2009-09-02
申请号：CN200910008372.8
申请日：2009-02-26
Applicant: 三星电子株式会社
IPC: G11C16/12
CPC classification number: G11C16/3418
Abstract: 提供了一种用于对非易失性存储设备进行编程的方法。所述方法包括：将第一编程脉冲施加到非易失性存储设备的对应字线；将第二编程脉冲施加到所述字线，其中第二编程脉冲的电压不同于第一编程脉冲的电压；以及将电压施加到连接到字线的每条位线，所述施加到每条位线的电压根据将要编程到对应存储单元的多个比特值、并响应于第一编程脉冲或者第二编程脉冲而彼此不同。
-
公开(公告)号：CN101206922A
公开(公告)日：2008-06-25
申请号：CN200710160149.6
申请日：2007-12-24
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/3418 , G11C16/24 , G11C16/3427
Abstract: 本发明提供了在非易失性存储器中编程的方法，使用增量步进脉冲作为被施加到所选择的字线的编程电压。本方法可以包括：施加预充电电压到偶数位线和奇数位线，以便该偶数位线和该奇数位线被交替地充以预充电电压和高于该预充电电压的升压电压。本方法可以还包括：施加与编程数据相对应的位线电压到偶数位线和奇数位线中所选择的位线。
-
Patent Agency Ranking
公开(公告)号：CN110689913B
公开(公告)日：2024-07-26
申请号：CN201810730072.X
申请日：2018-07-05
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置，所述非易失性存储器装置包括：存储器单元阵列，包括以字线和位线布置的多个存储器单元；电压产生器，产生施加到字线之中的选择的字线的编程电压脉冲、施加到字线之中的与选择的字线相邻的第一未选择的字线的第一通过电压以及施加到字线之中的不与选择的字线相邻的第二未选择的字线的第二通过电压；以及控制逻辑，迭代地增大编程电压脉冲并且根据编程电压脉冲的增大的迭代来不同地增大第一通过电压和第二通过电压。
-
-
公开(公告)号：CN102831076B
公开(公告)日：2017-12-05
申请号：CN201210196929.7
申请日：2012-06-14
Applicant: 三星电子株式会社
IPC: G06F3/06
CPC classification number: G11C11/5628 , G06F12/0246 , G06F2212/7203 , G11C16/3418 , G11C16/3454 , G11C2211/5641
Abstract: 公开了一种用于包括多位存储设备和存储控制器的数据存储设备的片上缓冲编程方法。该片上缓冲编程方法包括：测量数据存储设备的性能；判断所测量的性能是否满足数据存储设备的目标性能；以及根据判断结果选择多个调度方式中的一个作为数据存储设备的片上缓冲编程调度方式。
-
公开(公告)号：CN103578523B
公开(公告)日：2017-09-08
申请号：CN201310311596.2
申请日：2013-07-23
Applicant: 三星电子株式会社
IPC: G11C7/10 , G11C11/4063 , G11C11/413 , G11C16/06
CPC classification number: G11C7/1057 , G11C11/5642 , G11C16/00 , G11C16/0483 , G11C16/26 , G11C16/3431 , G11C29/021 , G11C29/028 , G11C29/44
Abstract: 本发明提供了存储器件、存储系统及控制存储器件的读取电压的方法。所述存储器件包括：具有多个存储器单元的存储器单元阵列；以及包括多个页面缓冲器的页面缓冲单元，所述多个页面缓冲器配置为对以不同的读取电压电平分别从所述多个存储器单元中的一些存储器单元中顺序读取的多个数据片段进行存储，并且所述多个页面缓冲器配置为对所述多个数据片段分别执行逻辑操作。所述存储器件还包括计数单元，该计数单元配置为基于所述逻辑操作的结果来对由所述不同的读取电压电平所限定的多个段中的每一段内存在的存储器单元的数量进行计数。
-
公开(公告)号：CN107134295A
公开(公告)日：2017-09-05
申请号：CN201710066100.8
申请日：2017-02-06
Applicant: 三星电子株式会社
IPC: G11C29/56
CPC classification number: G06F1/20 , G06F11/073 , G06F11/3037 , G06F11/3051 , G06F11/321 , G06F12/16 , G11C29/56
Abstract: 本发明提供一种存储器诊断系统。所述存储器诊断系统包括存储器装置和服务器。存储器装置包括：存储器模块，被配置为响应于参数控制信号调整操作参数；存储器控制器，被配置为响应于反馈信号生成参数控制信号；存储器状态监视器，被配置为监视存储器模块，以生成包括关于存储器模块的状态的信息的信息信号。服务器被配置为响应于信息信号生成反馈信号。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.032 seconds)
