公开(公告)号：CN116110473A

公开(公告)日：2023-05-12

申请号：CN202211375832.2

申请日：2022-11-04

Applicant: 三星电子株式会社

Inventor： 吴银珠 ,  昔浚荣 ,  宋英杰 ,  张炳哲

IPC: G11C16/26 ,  G11C16/34

Abstract: 公开一种存储器装置、存储器系统和操作存储器系统的方法。所述操作存储器系统的方法包括：在存储器装置中，将存储在页缓冲器电路中的K个逻辑页编程到存储器单元阵列中；在经过第一延迟时间之后，从存储器装置将编程到存储器单元阵列中的K个逻辑页读取到页缓冲器电路中；在存储器控制器中，将N‑K个逻辑页发送到存储器装置；以及在存储器装置中，基于读取的K个逻辑页和N‑K个逻辑页，将N个逻辑页编程到存储器单元阵列中，其中，K是正整数，并且N是大于K的正整数。

公开(公告)号：CN116107921A

公开(公告)日：2023-05-12

申请号：CN202211323041.5

申请日：2022-10-27

Applicant: 三星电子株式会社

Inventor： 赵诚慧 ,  李起准 ,  李明奎 ,  李恩爱 ,  朴炳奎 ,  宋英杰

IPC: G06F12/06 ,  G06V40/12 ,  G11C29/42

Abstract: 提供了一种半导体存储器装置及其操作方法。半导体存储器装置包括：包括多个存储器单元行的存储器单元阵列、行锤击管理电路和刷新控制电路。行锤击管理电路在参考时间间隔期间，从外部存储器控制器捕获伴随有从激活命令随机选择的第一激活命令的行地址，每个激活命令具有一致的第一选择概率；并且在参考时间间隔期间，从捕获的行地址中多次选择至少一个行地址作为锤击地址，选择的次数与对应于至少一个行地址的激活命令的访问计数成比例。刷新控制电路接收锤击地址，并且对与对应于锤击地址的存储器单元行物理地相邻的一个或多个受害存储器单元行执行锤击刷新操作。

公开(公告)号：CN115620785A

公开(公告)日：2023-01-17

申请号：CN202210807153.1

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 吴银珠 ,  张炳哲 ,  昔浚荣 ,  宋英杰 ,  任峻成

IPC: G11C16/26

Abstract: 一种非易失性存储(NVM)器件包括多个存储块和接收特定命令和地址的控制逻辑。控制逻辑可以响应于地址对与多个存储块中的所选择的块的字线之一连接的存储单元执行基于单元计数的动态读取(CDR)操作。控制逻辑包括单元计数比较电路，其被配置为：(1)根据CDR操作将多个状态中的最高编程状态的第一单元计数值与至少一个参考值进行比较，以及(2)将多个状态中的擦除状态的第二单元计数值与该至少一个参考值进行比较。另外，控制逻辑包括读取电平选择器，其被配置为根据单元计数比较电路的比较结果来选择读取电平偏移。

公开(公告)号：CN113140252A

公开(公告)日：2021-07-20

申请号：CN202011026420.9

申请日：2020-09-25

Applicant: 三星电子株式会社

Inventor： 赵诚慧 ,  李起准 ,  宋英杰 ,  金成来 ,  金赞起 ,  李明奎 ,  车相彦

IPC: G11C29/42 ,  G11C11/4078

Abstract: 一种半导体存储器件的纠错电路包括纠错码(ECC)编码器和ECC解码器。所述ECC编码器使用由生成矩阵表示的纠错码，基于主数据生成奇偶校验数据，并将包括所述主数据和所述奇偶校验数据的码字存储在存储单元阵列的目标页面中。所述ECC解码器基于从所述半导体存储器件的外部提供的地址，从所述目标页面读取所述码字作为读取码字，以基于所述读取码字和奇偶校验矩阵生成不同的校正子，所述奇偶校验矩阵是基于所述ECC的；并且，将所述不同的校正子应用于所述读取码字中的所述主数据，以在所述主数据中存在单个位错误时纠正所述单个位错误，或者在所述目标页面中的相邻两个存储单元中出现两个位错误时纠正所述两个位错误。