-
公开(公告)号：CN102082144A
公开(公告)日：2011-06-01
申请号：CN201010532715.3
申请日：2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L27/12 , H01L29/739 , H01L29/06 , H01L21/84
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/0255
Abstract: 本发明公开了一种SOI电路中的ESD保护结构及其制作方法，该结构包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其中，所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构。本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增加了PN结面积，提高了大电流释放能力，实现了与体硅ESD电路相媲美的集成度，改善了SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。
-
公开(公告)号：CN102064097A
公开(公告)日：2011-05-18
申请号：CN200910198914.2
申请日：2009-11-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/20 , H01L27/092 , H01L29/04
Abstract: 本发明涉及一种混晶材料的制备方法及用该材料制备的半导体器件。首先在绝缘体上硅(SOI，Silicon On Insulator)材料的顶层硅上进行第一次图形化刻蚀，将窗口区向下刻蚀到露出支撑衬底硅层；再对埋氧层进行选择性刻蚀，在顶层硅和支撑衬底硅层之间形成腔体，使得埋氧层形成柱状结构；通过化学气相沉积在材料表面依次沉积SiGe合金层和间隔层；进行第二次图形化刻蚀，将第一次图形化刻蚀形成的窗口区由外延形成的TEOS、间隔层和SiGe合金层刻蚀掉，露出支撑硅衬底层；从露出的支撑硅衬底的上表面开始外延Si、Ge或者SiGe合金层；然后对整个材料的上表面进行刻蚀或者化学机械抛光，去除上表面由于外延形成的间隔层，最终在材料的上表面形成混合晶体(或混合晶向)材料。
-
公开(公告)号：CN101997000A
公开(公告)日：2011-03-30
申请号：CN201010264004.2
申请日：2010-08-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括NMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的N型SiGe层和N型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的N型SiGe层和N型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的N型SiGe层和N型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的N型SiGe层和N型Si层之上还制备有P型Si层，所述NMOS晶体管制作于该P型Si层上。本发明方法用掺杂和外延技术交替生长N型SiGe层和N型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。
-
公开(公告)号：CN101958270A
公开(公告)日：2011-01-26
申请号：CN201010223124.8
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/265
Abstract: 本发明涉及一种绝缘体上超薄应变材料的制备方法，其特征在于在选定的半导体衬底材料上外延生长一层半导体材料，该外延生长的半导体材料厚度在临界厚度以内，且使晶体处于完全应变状态，接着进行氧离子注入，使氧离子主要分布在半导体衬底材料中，最后进行800-1200℃高温退火，在形成绝缘埋层的同时，使外延生长的半导体材料顶部发生弛豫，将应力转移到衬底材料的顶部中去，形成新的应变层。所制备的超薄应变材料层≤50nm。本发明只需一步氧离子注入结合外延工艺而省去键合和剥离工艺，使绝缘体上硅得以简单实现。
-
公开(公告)号：CN101916741A
公开(公告)日：2010-12-15
申请号：CN201010223281.9
申请日：2010-07-09
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762
Abstract: 本发明涉及一种绝缘体上应变硅制备方法，其特征在于将SOI的顶层硅热氧化减薄至10-30nm，然后在超薄的顶层硅上外延Si1-xGex，Si1-xGex应变层的厚度不超过其临界厚度；进行离子注入，选择合适的能量，使离子注入到埋氧和衬底硅的界面；进行退火工艺，使应变的Si1-xGex层进行弛豫，同时，顶层硅受到拉伸的应力，离子注入使得埋氧和衬底硅的界面疏松，顶层硅成为应变硅；将剩余的Si1-xGex层移除，得到所需的应变硅材料。由此可见，本发明的最大优点是通过离子注入和外延工艺，而不需要键合工艺，直接将外延SiGe材料的应力反转，直接将应力转移到绝缘体上硅的顶层硅中，从而可望大大简化绝缘体上应变硅的制备工艺。
-
Patent Agency Ranking
公开(公告)号：CN101355024B
公开(公告)日：2010-11-03
申请号：CN200810038335.7
申请日：2008-05-30
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762 , H01L21/84 , H01L21/265 , H01L21/00
Abstract: 一种带有绝缘埋层的衬底的制备方法，包括如下步骤：提供第一衬底，所述第一衬底表面具有第一晶体层；在第一晶体层表面生长第二晶体层；提供第二衬底，所述第二衬底表面具有绝缘层；以第二晶体层远离第一衬底的表面和绝缘层远离第二衬底的表面作为键合表面进行键合；除去第一衬底和第一晶体层。本发明的优点在于，采用表面生长的方法形成绝缘埋层以及表面的晶体层，因此可以在较大的范围内调整绝缘埋层以及绝缘埋层表面的晶体层的厚度，且晶体层的表面是借由用于生长该晶体层的表面转变而形成的，因此具有良好的平整度。
-
公开(公告)号：CN101719500A
公开(公告)日：2010-06-02
申请号：CN200910199722.3
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/10 , H01L29/423 , H01L29/16
CPC classification number: H01L27/1203 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。
-
公开(公告)号：CN101719499A
公开(公告)日：2010-06-02
申请号：CN200910199721.9
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/10 , H01L29/423 , H01L29/16
CPC classification number: H01L21/84 , H01L21/823807 , H01L21/823821 , H01L27/12 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管，其包括：具有p沟道的PMOS区域、具有n沟道的NMOS区域及栅区，其特征在于：所述的p沟道及n沟道均为圆柱体，且具有不同的半导体材料，所述的p沟道为Ge材料，所述的n沟道为Si材料；栅区域将所述p沟道及n沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个圆柱形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
公开(公告)号：CN101692436A
公开(公告)日：2010-04-07
申请号：CN200910197073.3
申请日：2009-10-13
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 一种具有绝缘埋层的混合晶向应变硅衬底制备方法，包括如下步骤：提供一半导体衬底，所述半导体衬底包括第一锗硅层与支撑衬底，所述第一锗硅层具有第一晶向，支撑衬底具有第二晶向；在第一锗硅层中形成生长窗口；在生长窗口侧壁的表面形成侧墙；在生长窗口中外延生长第二锗硅层；抛光第一与第二锗硅层；注入氧离子至半导体衬底中并退火；在第一与第二锗硅层表面生长具有第一应变硅层与第二应变硅层。本发明的优点在于，保证了所有的器件层的下方都有绝缘埋层，以实现器件层和衬底之间的介质隔离。并且能够保持应变硅的应变程度，避免其在后续工艺中由于环境的变化而发生晶格的弛豫，导致应变特性丧失。
-
公开(公告)号：CN101609800A
公开(公告)日：2009-12-23
申请号：CN200910053504.9
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/31 , H01L21/762 , H01L21/84 , H01L21/20 , H01L21/02
Abstract: 一种制备混合晶向半导体衬底的方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成媒介层，或者在第一半导体层和第二半导体支撑衬底的表面均形成媒介层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层；对键合后衬底进行退火。本发明的优点在于，利用高温退火消除键合界面的由亲水键合导致的自然氧化层的办法，能够制备出全局混合晶向体硅衬底，并且该全局混合晶向半导体衬底的表面半导体层具有良好的厚度均匀性。
-
-
-
-
-
-
-
-
-
Search Results
321
records
(took 0.067 seconds)
