-
公开(公告)号：CN1648190A
公开(公告)日：2005-08-03
申请号：CN200410093370.0
申请日：2004-12-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C09K3/14
Abstract: 本发明涉及一种用于半导体器件中高介电常数介电材料钛酸锶钡(BaxSr1－xTiO3，BST)化学机械抛光(CMP)的纳米抛光液。该CMP纳米抛光液包含有纳米研磨料、螯合剂、pH调节剂、表面活性剂、消泡剂、杀菌剂及溶剂等。该抛光液损伤少、易清洗、不腐蚀设备、不污染环境，主要用于新一代高密度存储器(DRAM)电容器介电材料及CMOS场效应管的栅介质——高介电常数介电材料钛酸锶钡的全局平坦化。利用上述纳米抛光液采用化学机械抛光方法平坦化高介电常数介电材料钛酸锶钡，抛光后表面的粗糙度降至0.8nm以下，抛光速率达200～300nm/min；抛光后表面全局平坦度高，损伤较少，是制备超高密度动态存储器(DRAM)及CMOS场效应管时高介电材料平坦化的一高效抛光液。
-
公开(公告)号：CN1632023A
公开(公告)日：2005-06-29
申请号：CN200410084490.4
申请日：2004-11-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C09G1/18
Abstract: 本发明涉及一种用于硫系化合物相变薄膜材料GeSbTe化学机械抛光(CMP)的无磨料抛光液及该化学机械抛光液在制备纳电子器件相变存储器中的应用。该CMP无磨料抛光液包含有氧化剂、螯合剂、pH调节剂、抗蚀剂、表面活性剂、消泡剂、杀菌剂及溶剂等。该抛光液损伤少、易清洗、不腐蚀设备、不污染环境，主要用于制造相变存储器关键材料GexSbyTe(1－x－y)的CMP。利用上述抛光液采用化学机械抛光方法去除多余的相变薄膜材料GexSbyTe(1－x－y)，(0≤x≤0.5，0≤y≤1.0，且 x、y不同时为0)制备纳电子器件相变存储器，方法简单易行。
-
公开(公告)号：CN1610127A
公开(公告)日：2005-04-27
申请号：CN200410067219.X
申请日：2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种双栅金属氧化物半导体晶体管的结构及其制备方法，其结构包括底部栅电极、底部栅介质层、顶部栅电极、顶部栅介质层、源区、漏区以及沟道区，其中底栅比顶栅宽，沟道区为单晶半导体薄膜。本发明的双栅金属氧化物半导体晶体管结构，较长的底栅用于克服短沟道效应，而尽量小的顶栅目的是为了提高速度，有源区制备在大面积高质量单晶半导体薄膜上，可提高速度，降低功耗。该双栅结构的制备方法是，在制备好底栅(包括栅电极和栅介质层)之后将单晶半导体薄膜转移至底栅上部，在高质量的单晶半导体薄膜上制备晶体管的有源区，然后制备顶部栅介质层和栅电极，形成高性能的双栅金属氧化物半导体晶体管。
-
Patent Agency Ranking
公开(公告)号：CN1610114A
公开(公告)日：2005-04-27
申请号：CN200410067220.2
申请日：2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明涉及一种三维互补金属氧化物半导体器件(CMOS)结构及其制备方法。结构上特征是PMOS和NMOS处在不同的平面上，但在同一平面上仍是传统的平面MOS晶体管，是一种CMOS结构。先在体硅或SOI衬底上制备PMOS或NMOS，然后利用化学机械抛光、低温键合和低温剥离工艺在器件层上制备另一层SOI结构，在第二层的SOI结构上制备NMOS或PMOS。如此反复，形成多层MOS结构。NMOS与PMOS之间用层间连线相联，形成三维CMOS结构。采用常规的MOS工艺实现高密度器件集成，工艺方法简单，在同样CMOS数量的情况下，可减少光刻次数，减小器件单元面积，并可以减少金属互联线的数目，提高器件的速度。
-
公开(公告)号：CN1588642A
公开(公告)日：2005-03-02
申请号：CN200410067218.5
申请日：2004-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明提供一种高速三维互补金属氧化物半导体晶体管(CMOS)的结构及其制备方法，其特征在于pMOS制备在大面积高质量单晶硅(110)面上，nMOS制备在大面积高质量单晶硅(100)面上，且pMOS和nMOS分开在不同层上。其制作方法是在(100)面上形成nMOS并覆盖上绝缘层后，将表面为(110)面的单晶硅薄膜转移到绝缘层上，在(110)面上制备pMOS，连线形成高速的CMOS结构；也可以在(110)面上形成pMOS并覆盖上绝缘层后，将表面为(100)面的单晶硅薄膜转移到绝缘层上，在(100)面上制备nMOS。本发明提供的金属氧化物半导体晶体管结构及其制备方法，可以获得高迁移率、高集成度和低成本。
-
公开(公告)号：CN1556550A
公开(公告)日：2004-12-22
申请号：CN200410015743.2
申请日：2004-01-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储器单元器件的制备方法，属于微电子技术领域。其特征在于，首先在衬底材料上沉积底电极材料，再沉积电介质材料，然后通过机械方法，用三棱锥，圆锥等多种形状和钻石，金刚石等不同材料的压头在薄膜上打出小孔，使小孔穿透电介质层，尖头部和底电极材料接触。接着，沉积薄薄一层相变材料，表面抛光。接着使用剥离技术，即涂上光刻胶，曝光显影使小孔露出来，然后沉积上电极材料，去胶制成。优点在于相变材料和底电极接触面很小，可达几百纳米，所以很小的电流就可以产生很大的热量，使相变材料在很短时间内就可发生相变。用本发明制备的器件具有较小的功耗，很短的响应时间，对于器件的性能有很大的提高。
-
公开(公告)号：CN1547268A
公开(公告)日：2004-11-17
申请号：CN200310109372.X
申请日：2003-12-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及相变存储器中纳米量级单元器件的制备方法，属于微电子领域。本方法特征在于先在基底上制备10－400nm的过渡层和50－400nm的下电极；接着利用网眼孔径为10－500um的掩膜连续溅射约为10－1000nm的合金层以及20－400nm的上电极，得到了众多柱体。然后针对合金层进行腐蚀，由于该腐蚀液对上下电极和合金腐蚀速度的不同，上下电极将基本不被腐蚀；腐蚀后合金层呈现出为两头粗中间细的形状。这种中间细的结构有利于相变合金材料的相变，正是相变存储器研发设计中所要求的。最后，在上述样品上沉积填充物，在柱体中段凹进去的地方形成了间隙，间隙在此起到绝热和抑制合金层相变时膨胀的作用。相变合金层不一定是柱状，可以为其他形状。
-
公开(公告)号：CN1545152A
公开(公告)日：2004-11-10
申请号：CN200310108864.7
申请日：2003-11-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及相变随机存储器(PRAM)用的相变薄膜材料纳米线的制备方法，属于微电子领域。本发明特征在于，在100nm取向的Si片上，先后用蒸发方法沉积20－100nm的TiO2或Ti和100－300nm的W；接着在衬底冷却的条件下磁控溅射约为50－300nm的相变薄膜材料；最后在气压为0.5－1Pa氮气或氩气保护下对薄膜进行快速热处理。升温速率为10－30℃/s，保温时间为300－1500s，退火温度高于相变材料的结晶温度，低于熔化温度。在相同的氮气保护气压下自然冷却到室温。对样品进行SEM观测，可以看到相变薄膜材料纳米线的生成过程。本发明有助于通过组装的方法，制备新的纳米量级的相变薄膜材料存储器单元器件，从而促进相变存储器的开发。
-
-
-
-
-
-
-
Search Results
318
records
(took 0.058 seconds)
