-
公开(公告)号：CN119364930A
公开(公告)日：2025-01-24
申请号：CN202411501927.3
申请日：2024-10-25
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种抗辐照的光子芯片复合膜层结构，属于光电子集成技术领域。该结构从下自上包括硅衬底、二氧化硅包层一、铝薄膜一、二氧化硅层二、硅条波导\光栅\硅脊型波导\调制器\锗硅探测器、二氧化硅包层三、铝薄膜二、二氧化硅层四、氮化硅层。本发明围绕典型的硅基光电子芯片设计了铝薄膜、二氧化硅和氮化硅多层构成的复合膜层，可以有效隔绝宇宙环境中的带电粒子、不带电子粒子和光子，主要是α粒子、重离子、中子、X射线和γ射线等因子的作用，有效保护硅基光电子芯片内的无源和有源器件，包括波导、光栅、调制器、探测器等器件，解决硅基光电子芯片在宇宙环境下受到辐照影响性能退化的问题。
-
公开(公告)号：CN119300398A
公开(公告)日：2025-01-10
申请号：CN202411437327.5
申请日：2024-10-15
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有分裂耦合栅结构的p‑GaN HEMT器件，属于半导体器件技术领域。该器件包括：衬底；形成于衬底表面的缓冲层；形成于缓冲层表面的沟道层；形成于沟道层表面的势垒层；形成于势垒层表面的源极电极和漏极电极；形成于势垒层表面且位于源极电极和漏极电极之间的第一p‑GaN层；形成于势垒层表面且位于第一p‑GaN层和漏极电极之间的第二p‑GaN层；形成于第一p‑GaN层表面的第一栅极；形成于第二p‑GaN层表面的第二栅极；形成于势垒层且位于源极电极、漏极电极、第一p‑GaN层和第二p‑GaN层之间的钝化层；形成于第一栅极和第二栅极表面的栅极电极。本发明可降低电荷积累效应，减轻阈值电压的漂移。
-
公开(公告)号：CN119200294A
公开(公告)日：2024-12-27
申请号：CN202411501928.8
申请日：2024-10-25
Applicant: 重庆邮电大学
IPC: G02F7/00
Abstract: 本发明涉及一种混合集成光子模数转换芯片，属于集成电路技术领域。该芯片从左自右分为光子前端和电子后端两个部分，其中光子前端由光钟产生与电光采样两个功能单元构成，电子后端由多通道高精度电ADC组成。本发明通过三五族有源DFB激光器和氮化硅高品质因子微环混合集成实现光学频率梳的产生，构成光子前端中的光钟功能，基于绝缘体上硅和锗异质集成平台实现电光调制器、高速光开关、延迟线与光电探测器的集成，构成光子前端中的电光采样功能。该设计可有效突破电子ADC受限于带宽和时间抖动的瓶颈，提高了模数转换的精度和速度。通过结合集成光子器件超大带宽、高集成度的优势，本发明能有效提升模数转换芯片的速度和精度。
-
公开(公告)号：CN118944660A
公开(公告)日：2024-11-12
申请号：CN202411099133.9
申请日：2024-08-12
Applicant: 重庆邮电大学
IPC: H03K19/0185 , H03K19/003 , H03K19/20
Abstract: 本发明涉及一种适用于高频GaN栅驱动芯片的电平移位电路，属于集成电路中电源管理技术领域。该电路通过在额外增加一条浮动电源轨VDDH到地的通路，去模拟电平移位电路中浮动电源轨电压突变时，带来的噪声的影响的基础上，采用四个PMOS管隔断噪声，两个NMOS管泄放电荷，既保证了非常好的抗噪能力，又增加了电路的稳定性。因此本发明电平移位电路可用于更高频率的GaN栅驱动芯片上，保证芯片的稳定工作。
-
-
Patent Agency Ranking
公开(公告)号：CN116344626B
公开(公告)日：2024-06-18
申请号：CN202310549546.1
申请日：2023-05-16
Applicant: 重庆邮电大学
IPC: H01L29/861 , H01L29/06
Abstract: 本发明涉及一种具有斜面终端的沟槽氧化镓异质结二极管，属于功率半导体器件领域。该异质结二极管包括金属阳区、P++重掺杂金属接触区、P+过渡区、N‑drift区、N+buffer区和金属阴区。其中金属阴区、N+buffer区、N‑drift区、P+过渡区、P++重掺杂金属接触区、金属阳区从下至上依次层叠。P++重掺杂金属接触区和P+过渡区为斜面终端，N‑drift区蚀刻有沟槽结构。本发明改善了NiO和氧化镓异质结界面的峰值电场，抑制了NiO和氧化镓异质结台面处的峰值电场，并且改善了漂移区内的电场分布。
-
公开(公告)号：CN111769159B
公开(公告)日：2024-05-28
申请号：CN202010658965.5
申请日：2020-07-09
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/06
Abstract: 本发明涉及一种具有多晶硅电子通道的SA‑LIGBT器件，属于半导体技术领域。该器件包括P型衬底、SOI隔离层、阴极、P+阴极、P‑body、N+电子发射极、栅极、栅氧化层、N型漂移区和阳极区域；阳极区域从左至右包括N‑buffer、P+阳极、阳极、多晶硅层、N+阳极和阳极，还包括设置在多晶硅层左/右侧下表面的浮空层，以及设置在多晶硅层下表面的二氧化硅隔离层，其中浮空层与二氧化硅隔离层左/右接触。本发明器件正向导通时，通过调节多晶硅层的掺杂浓度改变电子流动路径上的电阻，进而抑制snapback效应。关断时，漂移区中的大量电子可通过多晶硅层电子通道被N+阳极迅速抽取，有效降低了器件的关断损耗。
-
公开(公告)号：CN117525129A
公开(公告)日：2024-02-06
申请号：CN202311650492.4
申请日：2023-12-04
Applicant: 重庆邮电大学
IPC: H01L29/778 , H01L29/423 , H01L29/417 , H01L29/06
Abstract: 本发明涉及一种具有高阈值电压稳定性的p‑GaN HEMT器件，属于微电子技术领域。该器件在势垒层上设置源漏欧姆接触电极，源漏欧姆电极之间设置钝化层；p‑GaN层通过刻蚀仅保留栅下区域，且栅下区域的p‑GaN层通过钝化层隔离分为三个部分，其中靠近源极和靠近漏极部分的p‑GaN与栅极形成肖特基接触，中间部分的p‑GaN与栅极形成欧姆接触。本发明提供的p‑GaN HEMT器件利用靠近漏极的栅极的屏蔽作用，使得靠近源极的栅极与中间栅极的电势稳定，不会受到外部漏极偏置应力的影响；与此同时，中间部分p‑GaN与栅极形成的欧姆接触为释放高漏压偏置下产生的电荷提供了路径，从而提高了器件阈值电压的稳定性。
-
公开(公告)号：CN117334733A
公开(公告)日：2024-01-02
申请号：CN202311340570.0
申请日：2023-10-16
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/08 , H01L29/20
Abstract: 本发明涉及一种控制空穴注入效率的N衬底沟槽型GaN绝缘栅双极型晶体管，属于功率半导体器件领域。该晶体管为左右对称结构，左半边结构包括P+集电区、P‑集电区、N‑buffer区、N‑drift区、P‑body区、N+发射极衬底、绝缘介质层Al2O3、栅极金属Al接触区、集电极金属Ni接触区、发射极金属Ni/Ti接触区和发射极金属Ti/Al/Ni/Au接触区。其中高掺杂的P+区为集电极注入区，在器件正向导通时作为非平衡空穴注入机构，低掺杂的P‑区为低电子势垒区，充当漂移区非平衡电子抽出机构，可以有效改善器件关断时的电流拖尾现象，从而有更低的关断时间，降低器件在开关过程中的关断损耗。
-
公开(公告)号：CN117133805A
公开(公告)日：2023-11-28
申请号：CN202311340326.4
申请日：2023-10-16
Applicant: 重庆邮电大学
IPC: H01L29/778 , H01L29/40 , H01L29/47
Abstract: 本发明涉及一种混合漏极增强型GaN高电子迁移率晶体管，属于半导体技术领域。该晶体管包括金属源极、金属栅极、P‑AlGaN区、漏极场板、肖特基漏极、欧姆漏极、AlGaN势垒层、GaN缓冲层、衬底层。本发明引入的p型掺杂AlGaN区实现了器件的增强型；本发明引入的肖特基/欧姆接触混合漏极，能改善纯欧姆漏极的接触特性，使其与AlGaN势垒层接触表面变得较为平整，能够改善漏端的电场分布；本发明引入的漏极场板还具有金属场板的作用，能分散漏端集中的电场，进一步提高器件的耐压。
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.025 seconds)
