公开(公告)号：CN114256352A

公开(公告)日：2022-03-29

申请号：CN202111093175.8

申请日：2021-09-17

Applicant: 英飞凌科技股份有限公司

Inventor： R·西门尼克 ,  D·彼得斯

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417

Abstract: 公开了具有条形形状的栅极电极和源极金属化的碳化硅器件。碳化硅器件(500)包括碳化硅本体(100)。碳化硅本体(100)包括中心区(610)和围绕中心区(610)的外周区(690)。中心区(610)包括第一导电类型的源极区(110)。外周区(690)包括第二导电类型的掺杂区(120)。条形形状的栅极电极(155)延伸通过中心区(610)并且进入到外周区(690)中。连续的源极金属化(310)被形成在中心区(610)上和外周区(690)的内部部分上。源极金属化(310)和源极区(110)在中心区(610)中形成第一欧姆接触。源极金属化(310)和掺杂区(120)在外周区(690)中形成第二欧姆接触。

公开(公告)号：CN113130634A

公开(公告)日：2021-07-16

申请号：CN202110393910.0

申请日：2015-12-10

Applicant: 英飞凌科技股份有限公司

Inventor： R·埃斯特夫 ,  T·艾钦格 ,  W·伯格纳 ,  D·屈克 ,  D·彼得斯 ,  R·西明耶科

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/24 ,  H01L21/336

Abstract: 本公开涉及形成具有屏蔽栅极的碳化硅器件的方法，其中，提供了一种碳化硅半导体衬底，其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域，以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

公开(公告)号：CN110265357A

公开(公告)日：2019-09-20

申请号：CN201910186229.1

申请日：2015-05-22

Applicant: 英飞凌科技股份有限公司

Inventor： R·西明耶科 ,  W·伯格纳 ,  R·埃斯特夫 ,  D·彼得斯

IPC: H01L21/8234 ,  H01L21/8222 ,  H01L27/102 ,  H01L27/105

Abstract: 本发明的各个实施例涉及一种半导体器件。公开了一种半导体器件及其生产方法。该半导体器件包括半导体本体、和集成在该半导体本体中的至少一个器件单元(101、102)。该至少一个器件单元包括：漂移区域(11)、源极区域(12)和布置在源极区域(12)与漂移区域(11)之间的本体区域(13)；二极管区域(30)和在二极管区域(30)与漂移区域(11)之间的pn结；沟槽，具有第一侧壁(1101)、与第一侧壁相对的第二侧壁(1102)、和底部(1103)；其中本体区域(13)与第一侧壁(1101)邻接，二极管区域(30)与第二侧壁(1102)邻接，并且pn结与沟槽的底部(1103)邻接；栅极电极(21)，布置在沟槽中，并且通过栅极电介质(22)与本体区域(13)、二极管区域(30)和漂移区域(11)介电绝缘；其中二极管区域(30)包括布置在沟槽的底部(1103)下方的下二极管区域；并且其中下二极管区域包括与沟槽的底部(1103)远离的掺杂浓度最大值。

公开(公告)号：CN105097682B

公开(公告)日：2019-04-12

申请号：CN201510267326.5

申请日：2015-05-22

Applicant: 英飞凌科技股份有限公司

Inventor： R·西明耶科 ,  W·伯格纳 ,  R·埃斯特夫 ,  D·彼得斯

IPC: H01L21/8234 ,  H01L21/8222 ,  H01L27/102 ,  H01L27/105

Abstract: 本发明的各个实施例涉及一种半导体器件。公开了一种半导体器件及其生产方法。该半导体器件包括半导体本体、和集成在该半导体本体中的至少一个器件单元(101、102)。该至少一个器件单元包括：漂移区域(11)、源极区域(12)和布置在源极区域(12)与漂移区域(11)之间的本体区域(13)；二极管区域(30)和在二极管区域(30)与漂移区域(11)之间的pn结；沟槽，具有第一侧壁(1101)、与第一侧壁相对的第二侧壁(1102)、和底部(1103)；其中本体区域(13)与第一侧壁(1101)邻接，二极管区域(30)与第二侧壁(1102)邻接，并且pn结与沟槽的底部(1103)邻接；栅极电极(21)，布置在沟槽中，并且通过栅极电介质(22)与本体区域(13)、二极管区域(30)和漂移区域(11)介电绝缘；其中二极管区域(30)包括布置在沟槽的底部(1103)下方的下二极管区域；并且其中下二极管区域包括与沟槽的底部(1103)远离的掺杂浓度最大值。

公开(公告)号：CN107452803A

公开(公告)日：2017-12-08

申请号：CN201710368872.7

申请日：2017-05-23

Applicant: 英飞凌科技股份有限公司

Inventor： R·西明耶科 ,  T·艾钦格 ,  W·伯格纳 ,  R·埃斯特夫 ,  K·费尔德拉普 ,  D·屈克 ,  D·彼得斯 ,  R·拉普 ,  C·施特伦格 ,  B·齐佩利乌斯

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 一种半导体器件包括从第一表面延伸至由宽带隙半导体材料形成的半导体本体中的沟槽栅极结构。沟槽栅极结构将半导体本体的台面部分彼此分离。在台面部分中，本体区域与漏极结构形成第一pn结并且直接地邻接第一台面侧壁。台面部分中源极区域与本体区域形成第二pn结，其中本体区域分离所述源极区域与所述漏极结构。源极区域直接地邻接第一台面侧壁以及与第一台面侧壁相对的第二台面侧壁。