-
公开(公告)号:CN111293165A
公开(公告)日:2020-06-16
申请号:CN201910897839.2
申请日:2019-09-23
Inventor: 千大焕
Abstract: 本公开提供一种半导体器件,该半导体器件包括:衬底、n-型层、多个沟槽、p型区域、p+型区域、n+型区域、栅电极、源电极和漏电极。半导体器件可以包括多个单位单元。多个单位单元中的单位单元可以包括:接触部分,在接触部分中,源电极与n+型区域接触;第一分支部分,在平面上设置在接触部分上方;以及第二分支部分,在平面上设置在接触部分下方,多个沟槽彼此间隔开并且在平面上以条带形状设置。
-
公开(公告)号:CN110416317A
公开(公告)日:2019-11-05
申请号:CN201811317090.1
申请日:2018-11-07
Inventor: 千大焕
IPC: H01L29/808 , H01L29/06 , H01L21/335
Abstract: 本发明涉及半导体装置及其制造方法。所述半导体装置包括:按顺序设置在衬底的第一表面上的第一n-型层、第二n-型层和n+型区域。沟槽设置在第二n-型层的侧表面上,p型区域设置在第二n-型层和沟槽之间,并且栅极电极设置在沟槽的底表面上。源极电极设置在n+型区域上,而漏极电极设置在衬底的第二表面上。第二n-型层包括按顺序设置在第一n-型层上的第一浓度层、第二浓度层、第三浓度层和第四浓度层。
-
公开(公告)号:CN109962110A
公开(公告)日:2019-07-02
申请号:CN201810593548.X
申请日:2018-06-11
Inventor: 千大焕
Abstract: 本公开提供一种半导体器件,包括衬底、n‑型层、n+型区域、p型区域、p+型区域、栅极绝缘层、栅电极、源电极以及漏电极,其中,在平面图中,n+型区域设置在n‑型层的左侧和右侧,并且在平面图中配置为形成带状图案,其中,在平面图中,p+型区域设置在n+型区域的外表面上,并且在平面图中配置为形成带状图案,其中,在平面图中,在n+型区域的内表面上设置有p型区域,并且p型区域在平面图中沿n+型区域的长度方向以预定间隔分离。
-
公开(公告)号:CN109962109A
公开(公告)日:2019-07-02
申请号:CN201810590251.8
申请日:2018-06-08
Inventor: 千大焕
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种半导体器件,该半导体器件包括:n‑型层,设置在衬底的第一表面上;沟槽、n型区和p+型区,设置在n‑型层上;p型区,设置在n型区上;n+型区,设置在p型区上;栅绝缘层,设置在沟槽中;栅电极,设置在栅绝缘层上;源电极,设置在绝缘层、n+型区和p+型区上,该绝缘层设置在栅电极上;以及漏电极,设置在衬底的第二表面上。n型区包括第一部分和第二部分,第一部分与沟槽的侧表面接触并且平行于衬底的上表面延伸,第二部分与第一部分接触、与沟槽的侧表面隔开并且垂直于衬底的上表面延伸。
-
公开(公告)号:CN108615766A
公开(公告)日:2018-10-02
申请号:CN201710612574.8
申请日:2017-07-25
Inventor: 千大焕
CPC classification number: H01L29/1608 , H01L29/4236 , H01L29/66 , H01L29/66068 , H01L29/7802 , H01L29/7827 , H01L29/7831
Abstract: 提供一种半导体器件及其制造方法。半导体器件包括设置在n+型碳化硅衬底的第一表面处的n-型层和设置在n-型层处的沟槽。此外,第一栅电极和第二栅电极设置在沟槽中并且彼此分离。源电极与第一栅电极和第二栅电极绝缘。另外,半导体包括设置在n+型碳化硅衬底的第二表面处的漏电极,设置为邻近于沟槽侧表面的第一沟道和设置在沟槽的下表面下方的第二沟道。第一沟道和第二沟道彼此分离。
-
公开(公告)号:CN103904117B
公开(公告)日:2018-05-08
申请号:CN201310756195.8
申请日:2013-12-13
Applicant: 现代自动车株式会社
CPC classification number: H01L29/1608 , H01L21/0455 , H01L29/0623 , H01L29/41766 , H01L29/66068 , H01L29/7813
Abstract: 本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括:n+型碳化硅衬底;设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n‑型外延层;依次设置在n‑型外延层上的p型外延层和n+区;贯穿n+区和p型外延层且设置在n‑型外延层上的沟槽;设置在该沟槽内的栅极绝缘膜;设置在该栅极绝缘膜上的栅极;设置在该栅极上的氧化膜;设置在该p型外延层、n+区和氧化膜上的源极;以及位于n+型碳化硅衬底的第二表面上的漏极,其中第一p型柱状区设置在n‑型外延层内,并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。
-
公开(公告)号:CN104733528A
公开(公告)日:2015-06-24
申请号:CN201410346404.6
申请日:2014-07-21
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7827 , H01L21/02565 , H01L29/1045 , H01L29/1095 , H01L29/1608 , H01L29/22 , H01L29/66068 , H01L29/66666 , H01L29/7813
Abstract: 本申请公开了一种半导体器件及其制造方法。该器件可以包括:n-型外延层,该n-型外延层设置在n+型碳化硅衬底的第一表面上;p型外延层,该p型外延层设置在n-型外延层上;n+区域,该n+区域设置在p型外延层上;沟槽,该沟槽通过p型外延层和n+区域并且设置在n-型外延层上;p+区域,该p+区域设置在n-型外延层上并且与沟槽隔开;栅极绝缘层,该栅极绝缘层定位在沟槽中;栅电极,该栅电极定位在栅极绝缘层上;氧化层,该氧化层定位在栅电极上;源电极,该源电极定位在n+区域、氧化层和p+区域上;以及漏电极,该漏电极定位在n+型碳化硅衬底的第二表面上,其中沟道定位在沟槽的两侧上。
-
公开(公告)号:CN104465793A
公开(公告)日:2015-03-25
申请号:CN201310757126.9
申请日:2013-12-27
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/06 , H01L29/66143
Abstract: 本发明提供一种肖特基势垒二极管及制造肖特基势垒二极管的方法。该二极管包括:设置在n+型碳化硅衬底的第一表面上的n-型外延层;和设置在上述n-型外延层内的多个p+区域。n+型外延层设置在上述n-型外延层上,肖特基电极设置在上述n+型外延层上,欧姆电极设置在上述n+型碳化硅衬底的第二表面上。上述n+型外延层包括设置在上述n-型外延层上的多个柱形部和设置在上述柱形部之间且露出上述p+区域的多个开口。每个柱形部包括接触上述n-型外延层的大致直线部、和从上述大致直线部延伸的大致曲线部。
-
公开(公告)号:CN104425630A
公开(公告)日:2015-03-18
申请号:CN201310728598.1
申请日:2013-12-25
Applicant: 现代自动车株式会社
IPC: H01L29/872 , H01L29/06 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66143
Abstract: 本发明提供了一种肖特基势垒二极管和制造肖特基势垒二极管的方法。二极管包括设置在n+型碳化硅衬底的第一表面上并且具有上表面、下表面、以及连接上表面和下表面的倾斜面的n-型外延层。p区设置在n-型外延层的倾斜面上并且肖特基电极设置在n-型外延层的上表面和p区上。此外,欧姆电极设置在n+型碳化硅衬底的第二表面上。
-
公开(公告)号:CN103915497A
公开(公告)日:2014-07-09
申请号:CN201310593999.0
申请日:2013-11-21
Applicant: 现代自动车株式会社
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L29/66666 , H01L29/0688 , H01L29/1608 , H01L29/41766 , H01L29/42312 , H01L29/42316 , H01L29/4232 , H01L29/4236 , H01L29/66068 , H01L29/66734 , H01L29/66787 , H01L29/66795 , H01L29/7802 , H01L29/7813 , H01L29/7834 , H01L29/1037 , H01L29/78 , H01L29/7827
Abstract: 本发明涉及一种包括碳化硅(SiC)的半导体器件及其制造方法。本发明利用沟槽栅极来增加碳化硅MOSFET中的沟道的宽度。与传统技术相比,根据本发明的示例实施例,可以通过在沟槽的两侧上形成多个延伸到p型外延层的突起来增加沟道的宽度。
-
-
-
-
-
-
-
-
-