-
公开(公告)号:CN114679277B
公开(公告)日:2023-05-09
申请号:CN202210163141.X
申请日:2022-02-22
Applicant: 湖北工业大学
Abstract: 本发明提供了一种基于SR PUF的可靠性自检和可靠响应去偏方法,其特征在于:包括可靠性标志生成部分和可靠响应去偏部分,所述可靠性标志生成部分包括控制模块、基于PDL的SR Latch PUF模块和可靠性标志产生模块,可靠响应去偏方法分为响应注册阶段和响应恢复阶段,对可靠响应进行去偏处理。本发明方法可以在芯片出厂时或者使用过程进行实时动态自检,准确性高且方式灵活,不需要出厂时改变环境温度进行极限测试,也可以实时检测出老化或其他原因所引起的不可靠响应。
-
公开(公告)号:CN115630408A
公开(公告)日:2023-01-20
申请号:CN202211645502.0
申请日:2022-12-21
Applicant: 湖北工业大学
Abstract: 本发明提供了一种PCB‑芯片混合指纹的安全提取结构,其特征在于:包括印制电路板和设置在印制电路板内的指纹提取电路,所述印制电路板上方设有芯片,芯片内部设有PUF电路,印制电路板包括底层印制电路板和顶层印制电路板,所述指纹提取电路包括分立电阻和埋入式电容;所述指纹提取电路通过芯片的端口与芯片内部PUF电路进行串接。本发明的安全提取结构通过提取芯片内部和电路板级混合的延时信号,实现了芯片内部的信息密钥安全保护,具有很好的防篡改和防伪造效果。
-
公开(公告)号:CN118363923A
公开(公告)日:2024-07-19
申请号:CN202410492337.2
申请日:2024-04-23
Applicant: 湖北工业大学
Abstract: 本发明涉及计算机技术领域,且公开了一种基于算子复用的低成本矩阵运算FPGA实现方法,其系统包括MCU微控制单元、矩阵分块存储模块、矩阵算子模块和先进先出存储器模块,MCU微控制单元包括中央处理器、存储单元,矩阵分块存储模块包括存储单元与控制单元,矩阵算子模块包括乘法器、加法器和存储单元,先进先出存储器模块包括先进先出存储器,本发明通过在FPGA上对算子进行复用,本发明提升了大尺度矩阵运算的效率,同时减少了硬件资源的需求,从而降低了实现成本;还优化了计算效率和硬件资源的利用,使得即使是计算能力较弱的设备也能处理大规模矩阵运算;还可以利用算子复用和先进先出器传输机制,使其可扩展性强,实现难度低。
-
公开(公告)号:CN117478327B
公开(公告)日:2024-03-19
申请号:CN202311812023.8
申请日:2023-12-27
Applicant: 湖北工业大学
Abstract: 本发明涉及数字集成电路设计及安全防伪技术领域,公开了一种基于PUF的冯诺依曼密钥生成器去偏算法,包括两个阶段,分别为密钥注册阶段和密钥恢复阶段;本发明通过PUF生成原始响应X,原始响应X每连续四位视为一个四元组,通过冯诺依曼算法对四元组数据进行对比,根据对比结果及辅助数据相或计算后选择将对应原始数据直接存入或根据不同情况进行异或计算,筛选丢弃原始响应中1111和0000两种极端情况,最终本技术中PUF所生成的响应Y中数据“1”所占的比例几乎为50%,极大的增强了PUF响应的偏置特性,对比于经典冯诺依曼去偏算法的响应利用率的25%,本技术将响应利用率提升到了87%,极大得增加了PUF响应的利用率。
-
-
-