公开(公告)号：CN118503195A

公开(公告)日：2024-08-16

申请号：CN202410954443.8

申请日：2024-07-17

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 王江为 ,  王彦伟 ,  赵雅倩 ,  张静东 ,  李霞 ,  刘俊 ,  岳龙

IPC: G06F15/173 ,  G06F9/50

Abstract: 本发明涉及数据存储技术领域，具体公开了数据传输方法、设备、异构系统及一致性互连处理器件，应用安装在设备上的一致性互连处理器件根据所在异构系统中待互连的其他设备的数量使能对应的一致性互连接口，初始化物理通信链路获取内存互连参数，据此建立设备间的内存一致性互连通信链路，自所在设备中分配对应的缓存空间；基于内存一致性互连通信链路和缓存空间进行所在设备和其他设备的缓存一致性事务处理，以实现所在设备与其他设备之间的内存一致性互连传输请求，能够动态感知拓扑并自动搭建异构系统的设备间内存一致性互连通信链路，简化异构系统中需要管理不同设备互连协议的问题，同时实现设备间缓存一致性进一步提高存取性能。

公开(公告)号：CN114138476A

公开(公告)日：2022-03-04

申请号：CN202111401383.X

申请日：2021-11-19

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 王媛丽 ,  阚宏伟 ,  王江为 ,  张静东

IPC: G06F9/50

Abstract: 本申请公开了一种池化资源的处理方法、装置、电子设备及介质，该方法应用于FPGA云平台，该FPGA云平台包括FPGA加速卡，交换机，底板和主机；底板包括卡槽，用于插入FPGA加速卡，为FPGA加速卡供电；交换机与FPGA加速卡的光纤网口连接，用于实现FPGA加速卡之间的数据交互；主机与交换机连接，用于通过交换机向FPGA加速卡发送UDP报文；FPGA加速卡，用于接收交换机发送的UDP报文，然后解析该UDP报文得到QP字段信息，再将数据输入到与QP字段信息对应的Kernel端进行处理。由此可见，本申请提出的方法实现了在同一个FPGA加速卡上进行多个Kernel加速运算，能够高效利用池化资源。

公开(公告)号：CN113722090A

公开(公告)日：2021-11-30

申请号：CN202110845282.5

申请日：2021-07-26

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 张翔宇 ,  刘钧锴 ,  阚宏伟 ,  王江为 ,  韩海跃

IPC: G06F9/50 ,  G06F15/173

Abstract: 本发明公开了一种任务管理方法、装置、设备及计算机可读存储介质，本申请中响应端的加速卡在无法将已完成命令加入到响应端CPU的CQ时可以将该状况告知CPU，并在预设时长内持续尝试将已完成命令加入到CQ中，在这预设时长之内请求端的加速卡不会继续发送数据，而在预设时长内将已完成命令加入到CQ中后，响应端的加速卡便可以向请求端的加速卡发送确认信号以便其继续发送数据，减少了对于网络带宽的占用，而且面对异常情况时通过信号延时较小的加速卡进行确认信号的发送，提高了工作效率。

公开(公告)号：CN111858461A

公开(公告)日：2020-10-30

申请号：CN202010664249.8

申请日：2020-07-10

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 王媛丽 ,  王江为 ,  任智新

IPC: G06F15/78

Abstract: 本申请公开了一种FPGA异构加速平台部分重置方法、系统、设备及介质，该方法包括：通过目标FPGA对应的主机将目标比特文件下载到目标FPGA的控制单元中；通过所述控制单元确定目标比特文件对应的待重置区域；如果待重置区域为子动态区域，则利用目标比特文件对目标FPGA的动态区域中的目标子动态区域进行重置；如果待重置区域为全部子动态区域，则利用所述目标比特文件对目标FPGA的全部子动态区域进行重置。这样就可以不连接到专用的JTAG，操作灵活，且根据比特文件对应的待重置区域不同，可以对部分子动态区域进行重置，也可以对全部子动态区域一起进行重置，由此对整个动态区域进行重置，这样使用灵活性较高，且重置消耗时间较少。