-
公开(公告)号：CN114138476A
公开(公告)日：2022-03-04
申请号：CN202111401383.X
申请日：2021-11-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F9/50
Abstract: 本申请公开了一种池化资源的处理方法、装置、电子设备及介质，该方法应用于FPGA云平台，该FPGA云平台包括FPGA加速卡，交换机，底板和主机；底板包括卡槽，用于插入FPGA加速卡，为FPGA加速卡供电；交换机与FPGA加速卡的光纤网口连接，用于实现FPGA加速卡之间的数据交互；主机与交换机连接，用于通过交换机向FPGA加速卡发送UDP报文；FPGA加速卡，用于接收交换机发送的UDP报文，然后解析该UDP报文得到QP字段信息，再将数据输入到与QP字段信息对应的Kernel端进行处理。由此可见，本申请提出的方法实现了在同一个FPGA加速卡上进行多个Kernel加速运算，能够高效利用池化资源。
-
Patent Agency Ranking
公开(公告)号：CN111858461A
公开(公告)日：2020-10-30
申请号：CN202010664249.8
申请日：2020-07-10
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/78
Abstract: 本申请公开了一种FPGA异构加速平台部分重置方法、系统、设备及介质，该方法包括：通过目标FPGA对应的主机将目标比特文件下载到目标FPGA的控制单元中；通过所述控制单元确定目标比特文件对应的待重置区域；如果待重置区域为子动态区域，则利用目标比特文件对目标FPGA的动态区域中的目标子动态区域进行重置；如果待重置区域为全部子动态区域，则利用所述目标比特文件对目标FPGA的全部子动态区域进行重置。这样就可以不连接到专用的JTAG，操作灵活，且根据比特文件对应的待重置区域不同，可以对部分子动态区域进行重置，也可以对全部子动态区域一起进行重置，由此对整个动态区域进行重置，这样使用灵活性较高，且重置消耗时间较少。
-
公开(公告)号：CN115277393B
公开(公告)日：2024-10-18
申请号：CN202210883322.X
申请日：2022-07-26
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L41/0803 , H04L41/084
Abstract: 本发明公开了一种传输配置信息的方法、装置及介质，适用于数据传输配置领域。通过交换机将主机的自定义网络帧协议发送至各加速卡进行初始化配置以及加速运算的配置，在加速运算的配置过程中，仅需要主机将寄存器帧发送至一个加速卡后，将寄存器帧发送至当前加速卡进行加速运算；当当前加速卡加速运算完成后，通过当前加速卡的网口将寄存器帧发送至下一个当前加速卡，直到最后一个加速卡完成加速运算，各加速卡逐一完成寄存器帧的配置操作，不需要主机全程参与整个过程，减少主机的开销，节省整体传输的链路通信时间。同时在最后一个加速卡加速运算配置结束后，增加对应操作的中断帧，提高整体加速卡的可靠性。
-
公开(公告)号：CN115221083B
公开(公告)日：2023-01-24
申请号：CN202211075829.9
申请日：2022-09-05
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种PCIe中断处理方法、装置、设备及介质，涉及计算机技术领域，包括：获取当前产生的内部中断信号；根据PCIe IP核输出的中断向量信号确定出当前FPGA支持的PCIe中断类型，以便根据所述PCIe中断类型确定出相应的目标中断处理机制；通过所述目标中断处理机制对所述内部中断信号进行处理，并将处理结果输入至所述PCIe IP核，以便所述PCIe IP核基于所述处理结果向中央处理器发送中断消息包。通过上述技术方案，扩展了FPGA对处理器中断的兼容性，有利于实现FPGA逻辑平台化建设。
-
公开(公告)号：CN115277393A
公开(公告)日：2022-11-01
申请号：CN202210883322.X
申请日：2022-07-26
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L41/0803 , H04L41/084
Abstract: 本发明公开了一种传输配置信息的方法、装置及介质，适用于数据传输配置领域。通过交换机将主机的自定义网络帧协议发送至各加速卡进行初始化配置以及加速运算的配置，在加速运算的配置过程中，仅需要主机将寄存器帧发送至一个加速卡后，将寄存器帧发送至当前加速卡进行加速运算；当当前加速卡加速运算完成后，通过当前加速卡的网口将寄存器帧发送至下一个当前加速卡，直到最后一个加速卡完成加速运算，各加速卡逐一完成寄存器帧的配置操作，不需要主机全程参与整个过程，减少主机的开销，节省整体传输的链路通信时间。同时在最后一个加速卡加速运算配置结束后，增加对应操作的中断帧，提高整体加速卡的可靠性。
-
公开(公告)号：CN115221083A
公开(公告)日：2022-10-21
申请号：CN202211075829.9
申请日：2022-09-05
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种PCIe中断处理方法、装置、设备及介质，涉及计算机技术领域，包括：获取当前产生的内部中断信号；根据PCIe IP核输出的中断向量信号确定出当前FPGA支持的PCIe中断类型，以便根据所述PCIe中断类型确定出相应的目标中断处理机制；通过所述目标中断处理机制对所述内部中断信号进行处理，并将处理结果输入至所述PCIe IP核，以便所述PCIe IP核基于所述处理结果向中央处理器发送中断消息包。通过上述技术方案，扩展了FPGA对处理器中断的兼容性，有利于实现FPGA逻辑平台化建设。
-
-
-
-
-
Search Results
6
records
(took 0.03 seconds)
