公开(公告)号：CN118113728B

公开(公告)日：2024-07-02

申请号：CN202410534584.4

申请日：2024-04-30

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 张闯 ,  任智新

IPC: G06F16/242 ,  G06F9/448

Abstract: 本发明涉及数据通信安全技术领域，具体公开了一种数据查询方法、系统、装置、设备、可读存储介质，通过在接收到用正则表达式表示的查询数据时，将解析编译正则表达式得到的单字符非确定性有限状态机转换为多字符非确定性有限状态机，具体通过自单字符非确定性有限状态机的初始状态节点起将经过路径替换为一条由m个字符表示的多字符路径，直至替换完单字符非确定性有限状态机的所有边，得到多字符非确定性有限状态机；基于该多字符非确定性有限状态机执行查询数据的匹配任务，能够并行匹配多个字符，从而不论查询语句中包含单个正则表达式还是多个正则表达式，都进一步提高了查询匹配效率。

公开(公告)号：CN118113728A

公开(公告)日：2024-05-31

申请号：CN202410534584.4

申请日：2024-04-30

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 张闯 ,  任智新

IPC: G06F16/242 ,  G06F9/448

Abstract: 本发明涉及数据通信安全技术领域，具体公开了一种数据查询方法、系统、装置、设备、可读存储介质，通过在接收到用正则表达式表示的查询数据时，将解析编译正则表达式得到的单字符非确定性有限状态机转换为多字符非确定性有限状态机，具体通过自单字符非确定性有限状态机的初始状态节点起将经过路径替换为一条由m个字符表示的多字符路径，直至替换完单字符非确定性有限状态机的所有边，得到多字符非确定性有限状态机；基于该多字符非确定性有限状态机执行查询数据的匹配任务，能够并行匹配多个字符，从而不论查询语句中包含单个正则表达式还是多个正则表达式，都进一步提高了查询匹配效率。

公开(公告)号：CN111858461A

公开(公告)日：2020-10-30

申请号：CN202010664249.8

申请日：2020-07-10

Applicant: 浪潮电子信息产业股份有限公司

Inventor： 王媛丽 ,  王江为 ,  任智新

IPC: G06F15/78

Abstract: 本申请公开了一种FPGA异构加速平台部分重置方法、系统、设备及介质，该方法包括：通过目标FPGA对应的主机将目标比特文件下载到目标FPGA的控制单元中；通过所述控制单元确定目标比特文件对应的待重置区域；如果待重置区域为子动态区域，则利用目标比特文件对目标FPGA的动态区域中的目标子动态区域进行重置；如果待重置区域为全部子动态区域，则利用所述目标比特文件对目标FPGA的全部子动态区域进行重置。这样就可以不连接到专用的JTAG，操作灵活，且根据比特文件对应的待重置区域不同，可以对部分子动态区域进行重置，也可以对全部子动态区域一起进行重置，由此对整个动态区域进行重置，这样使用灵活性较高，且重置消耗时间较少。