公开(公告)号：CN112420805A

公开(公告)日：2021-02-26

申请号：CN202010095723.X

申请日：2020-02-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下村纱矢

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/40

Abstract: 实施方式的半导体装置具有半导体部、所述半导体部的表面上的电极、和在所述表面侧的沟槽内设置的控制电极及场板电极。所述控制电极位于所述场板电极和所述电极之间。所述控制电极一体地设置于第一绝缘膜和第二绝缘膜之间，该第一绝缘膜将所述场板电极及所述控制电极与所述半导体部绝缘，该第二绝缘膜将所述控制电极与所述电极绝缘。所述第一绝缘膜包括从所述场板电极侧延伸到所述控制电极中的绝缘部，所述第二绝缘膜包括从所述电极侧延伸到所述控制电极中的绝缘部。所述控制电极包括：第一部分，位于所述半导体部和所述第二绝缘膜的所述绝缘部之间；第二部分，位于所述第一绝缘膜的所述绝缘部和所述第二绝缘膜的所述绝缘部之间。

公开(公告)号：CN119325271A

公开(公告)日：2025-01-17

申请号：CN202410053680.7

申请日：2024-01-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 斋藤彪我 ,  川井博文 ,  下村纱矢 ,  岸本裕幸 ,  安武拓哉 ,  加藤浩朗 ,  宫下桂 ,  根本宏树

IPC: H10D64/27 ,  H10D64/00 ,  H10D62/17 ,  H10D30/60 ,  H10D12/00

Abstract: 实施方式涉及半导体装置。沟槽构造部具有：场板电极；第一绝缘膜，其设于场板电极与半导体层之间；第二绝缘膜，其设于场板电极上，向比第一绝缘膜靠近半导体层的第一面的一侧延伸突出；以及栅极电极，其具有设于第二绝缘膜上的第一部分和设于第一绝缘膜上且比第一部分厚的第二部分。栅极接触部从栅极配线层向第二部分延伸突出而与第二部分相接，且不位于第一部分与栅极配线层之间。在第二方向上，第一部分位于栅极接触部与第二部分相接的下端部的相邻处。

公开(公告)号：CN116266610A

公开(公告)日：2023-06-20

申请号：CN202210801790.8

申请日：2022-07-07

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 马场祥太郎 ,  雁木比吕 ,  加藤浩朗 ,  下村纱矢 ,  佐藤慎吾

IPC: H01L29/78 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

Abstract: 提供能够减少损耗的半导体装置及其制造方法。根据实施方式，半导体装置包含第1～第3电极、半导体部件、第1导电部件、连接部件、第1部件及绝缘部件。连接部件与第1导电部件电连接。第1部件设置于第3电极的第1电极部分与连接部件之间。第2导电区域在第1方向上的位置处于第3部分区域在第1方向上的位置与第1部件在第1方向上的位置之间。第1部件包含与第2导电区域所包含的元素不同的元素。

公开(公告)号：CN113053994A

公开(公告)日：2021-06-29

申请号：CN202010798546.1

申请日：2020-08-11

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岸本裕幸 ,  加藤浩朗 ,  西口俊史 ,  下村纱矢 ,  富田幸太

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。

公开(公告)号：CN111613675A

公开(公告)日：2020-09-01

申请号：CN201910739050.4

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 大野哲也 ,  加藤浩朗 ,  小林研也 ,  西口俊史 ,  下村纱矢

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/06

Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的多个第3半导体区域、第1导电部、栅极电极及第2电极。多个第2半导体区域设置于第1半导体区域的上方。多个第3半导体区域分别选择性地设置于多个第2半导体区域的上方。第1电极隔着第1绝缘部而设置于第1半导体区域中。栅极电极设置于第1导电部及第1绝缘部的上方，并与第1导电部分离。栅极电极具有第1电极部分及第2电极部分。第2电极部分在第1方向上位于第1电极部分与多个第3半导体区域中的另一个第3半导体区域之间。在第1电极部分与第2电极部分之间设置有包含空隙的第2绝缘部。

公开(公告)号：CN107833918A

公开(公告)日：2018-03-23

申请号：CN201710377223.3

申请日：2017-05-25

Applicant: 株式会社东芝

Inventor： 下村纱矢 ,  加藤浩朗 ,  小林研也

IPC: H01L29/78

Abstract: 本发明的实施方式提供一种能够抑制寄生晶体管的动作的半导体装置。实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、栅极电极、第1电极、第2绝缘部、第3绝缘部、及第2电极。栅极电极隔着第1绝缘部设置在第1半导体区域中及第2半导体区域中，且在第1方向上延伸。第1电极设置在第3半导体区域之上，且与第3半导体区域电连接。第2绝缘部在第1半导体区域中与栅极电极相隔，且在第2方向上延伸。第3绝缘部具有在第1方向上延伸的第1绝缘部分。第1绝缘部分在第2方向上位于栅极电极与第2绝缘部之间。第2电极设置在第2绝缘部及第3绝缘部之上，且与栅极电极电连接。