公开(公告)号：CN104022110B

公开(公告)日：2017-03-29

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN104701372A

公开(公告)日：2015-06-10

申请号：CN201310661189.4

申请日：2013-12-06

Applicant: 无锡华润上华半导体有限公司

Inventor： 张广胜 ,  张森

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0684 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66681 ,  H01L29/7835 ,  H01L29/7838 ,  H01L29/0603

Abstract: 本发明涉及一种LDMOS器件，包括衬底、衬底上的栅极、衬底内的埋层区和埋层区上的扩散层，埋层区包括第一埋层和第二埋层，第一埋层和第二埋层的掺杂杂质的导电类型相反，扩散层包括第一扩散区和第二扩散区，第一扩散区位于第一埋层上且与第一埋层邻接，第二扩散区位于第二埋层上且与第二埋层邻接，第一埋层与第一扩散区的掺杂杂质的导电类型相同，第二埋层与所述第二扩散区的掺杂杂质的导电类型相同。本发明还涉及一种LDMOS器件的制造方法。本发明器件在导通状态下的电流路径为第二扩散区的下部与第二埋层组成的区域，远离器件表面，从而可以增加器件的电流能力、减小导通电阻，并增加了器件的可靠性。

公开(公告)号：CN104134661A

公开(公告)日：2014-11-05

申请号：CN201310159369.2

申请日：2013-05-02

Applicant: 无锡华润上华半导体有限公司

Inventor： 顾力晖 ,  张森

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/765

Abstract: 本发明提供一种采用寄生JFET隔离结构的高压集成电路及其制造方法。该高压集成电路包括低压控制电路、高压控制电路、电平移位电路，其中电平移位电路的器件为横向扩散金属氧化物半导体器件（LDMOS），其中该高压集成电路中采用寄生结型场效应管实现对LDMOS的隔离，本发明的器件在高压工作时，电场分布更为均匀，能够避免局部的高电场，从而确保高盆的击穿电压不因隔离结构而降低，能够改善器件的可靠性。

公开(公告)号：CN104022110A

公开(公告)日：2014-09-03

申请号：CN201410248074.7

申请日：2014-06-05

Applicant: 无锡华润上华半导体有限公司

Inventor： 张森 ,  顾力晖 ,  张国华

IPC: H01L27/02 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/82

Abstract: 本发明涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片，包括位于芯片外围的结终端，被所述结终端包围的高盆区域，以及设于所述结终端和高盆区域之间的自举电平区域；所述电平移位LDMOS嵌于所述结终端中，所述集成电路芯片还包括隔离环和金属互联线，所述电平移位LDMOS与结终端之间被所述隔离环隔离，所述金属互联线从电平移位LDMOS的漏极出发，跨过部分结终端、隔离环及高盆区域后连接至所述自举电平区域。本发明还涉及一种电平移位LDMOS嵌于结终端中的集成电路芯片的制造方法。本发明金属互联线上的电压较小，对其跨过的区域影响就较小，对耐压的影响也较小。另外将电平移位LDMOS嵌入高压结终端中，充分利用了高压结终端的面积，能够节省芯片面积。

公开(公告)号：CN103296082A

公开(公告)日：2013-09-11

申请号：CN201210045076.7

申请日：2012-02-27

Applicant: 无锡华润上华半导体有限公司

Inventor： 孙贵鹏 ,  张森 ,  吴孝嘉

IPC: H01L29/78 ,  H01L29/43

Abstract: 本发明提供一种金属氧化层半导体场效应晶体管，其包括第一导电性材料基板，形成在第一导电性材料基板上的第二导电性材料层，在第一导电性材料基板与第二导电性材料层的接面形成空乏区，其特征在于，所述第二导电性材料层上敷设有金属层以形成肖特基接面，所述金属层上敷设有绝缘层。本发明所述金属氧化层半导体场效应晶体管器件，与常规金属氧化层半导体场效应晶体管器件具有相同崩溃电压的情况下，可具有更低的导通电阻。