公开(公告)号：CN109075213A

公开(公告)日：2018-12-21

申请号：CN201780027131.0

申请日：2017-11-14

Applicant: 富士电机株式会社

Inventor： 田村正树 ,  阿部和 ,  藤井岳志

IPC: H01L29/861 ,  H01L21/329 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 在半导体基板(10)的背面(10a)的表面层分别选择性地设置有n+型阴极区(4)和p型阴极区(5)。n+型阴极区(4)和p型阴极区(5)构成阴极层(6)，并在与半导体基板(10)的背面(10a)平行的方向上邻接。n+型阴极区(4)和p型阴极区(5)与阴极电极(8)接触。在n-型漂移层(1)的内部，以距离半导体基板(10)的背面(10a)比阴极层(6)深且各不相同的深度设置有多个n型FS层(7)。由此，在二极管中能够改善正向电压的降低与反向恢复损耗的降低之间的权衡关系，且能够实现软恢复化。

公开(公告)号：CN103733344B

公开(公告)日：2018-05-18

申请号：CN201280039888.9

申请日：2012-09-06

Applicant: 富士电机株式会社

Inventor： 仓田尚子 ,  百田圣自 ,  阿部和

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368

Abstract: 本发明公开了一种沟槽栅绝缘栅型半导体装置，所述半导体装置包括：活性区域（30），其中具有由p基极层（2）、n+发射极区域（8）、沟槽（3）、栅氧化膜（10）和掺杂多晶硅栅电极（11）构成的沟槽栅结构。p型延伸区域（C），设置在包围多个沟槽（3）的外周，并且将p基极层（2）向边缘终端结构区域（40）延伸而构成。p型延伸区域（C）包括与多个沟槽（3）同时形成的1个以上的外周环状沟槽（3a）。外周环状沟槽（3a）和最外侧的沟槽（3）之间的第2间隔或者相邻的外周环状沟槽（3a）之间的第2间隔（b）小于相邻的沟槽（3）之间的第1间隔（a）。因此，本发明的半导体装置在抑制耐压降低的同时，能够提高截止时的破坏耐量。

公开(公告)号：CN106663692A

公开(公告)日：2017-05-10

申请号：CN201680002154.1

申请日：2016-02-03

Applicant: 富士电机株式会社

Inventor： 阿部和 ,  宫田大嗣 ,  高桥英纪 ,  野口晴司 ,  岛田直也

IPC: H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 实现IGBT或进行与IGBT类似的动作的半导体装置的闩锁耐量的提高以及低导通电压化。半导体装置(1A)具备：第一导电型的漂移层(3)；在漂移层(3)上被彼此相邻的沟槽(4)夹着的台面区(5)；栅极电极(8)，其隔着栅极绝缘膜(6)设置于各沟槽(4)的内部；第二导电型的基极区(9)，其设置于台面区(5)；第一导电型的发射极区(11)，其在基极区(9)的表层部沿着沟槽(4)的长边方向周期性地配置有多个；以及第二导电型的接触区(12)，其以夹着各发射极区(11)的方式沿着长边方向与发射极区交替地配置，形成为比发射极区(11)深，且蔓延到发射极区(11)的正下方并相互分离。

公开(公告)号：CN103534809B

公开(公告)日：2016-08-17

申请号：CN201280023679.5

申请日：2012-06-14

Applicant: 富士电机株式会社

Inventor： 阿部和

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/0611 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611

Abstract: 击穿电压结构部（3）包括具有环形多晶硅场板（7）和金属场板（9b）的双重结构的场板。此外，在击穿电压结构部（3）中，多个环形保护环（4b）设置在半导体衬底（1）的前表面的表面层中。多晶硅场板（7）分开配置在保护环（4b）的内周侧以及外周侧。将内周侧和外周侧的多晶硅场板（7）相连接的多晶硅桥（8）以预定间隔设置在多个保护环（4b）中的至少一个保护环（4b），从而配置在保护环（4b）的整个圆周上。金属场板（9b）设置在击穿电压结构部（3）的角隅部（3?2）中的保护环（4b）和击穿电压结构部（3）的直线部（3?1）中的至少一个保护环（4b）上。

公开(公告)号：CN103733344A

公开(公告)日：2014-04-16

申请号：CN201280039888.9

申请日：2012-09-06

Applicant: 富士电机株式会社

Inventor： 仓田尚子 ,  百田圣自 ,  阿部和

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368

Abstract: 本发明公开了一种沟槽栅绝缘栅型半导体装置，所述半导体装置包括：活性区域（30），其中具有由p基极层（2）、n+发射极区域（8）、沟槽（3）、栅氧化膜（10）和掺杂多晶硅栅电极（11）构成的沟槽栅结构。p型延伸区域（C），设置在包围多个沟槽（3）的外周，并且将p基极层（2）向边缘终端结构区域（40）延伸而构成。p型延伸区域（C）包括与多个沟槽（3）同时形成的1个以上的外周环状沟槽（3a）。外周环状沟槽（3a）和最外侧的沟槽（3）之间的第2间隔或者相邻的外周环状沟槽（3a）之间的第2间隔（b）小于相邻的沟槽（3）之间的第1间隔（a）。因此，本发明的半导体装置在抑制耐压降低的同时，能够提高截止时的破坏耐量。

公开(公告)号：CN101933141A

公开(公告)日：2010-12-29

申请号：CN200980103495.8

申请日：2009-01-28

Applicant: 富士电机系统株式会社 ,  株式会社电装

Inventor： 百田圣自 ,  阿部和 ,  椎木崇 ,  藤井岳志 ,  吉川功 ,  今川铁太郎 ,  小山雅纪 ,  浅井诚

IPC: H01L27/04 ,  H01L29/78

CPC classification number: H01L27/0629 ,  H01L27/0658 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7815 ,  H01L29/7827

Abstract: 本发明提供一种半导体装置。在主元件(24)的源电极(25)和电流检测元件(21)的电流感应电极(22)之间连接电流检测用的电阻。栅极绝缘膜(36)的绝缘耐压比反向偏压时可流过电流检测元件(21)的最大电流与上述电阻之积大。主元件(24)的p主体区域(32)的扩散深度比电流检测元件(21)的p主体区域(31)的扩散深度浅，主元件(24)的p主体区域(32)的端部的曲率比电流检测元件(21)的p主体区域(31)的端部的曲率小。因此，在外加反向偏压时，主元件(24)的p主体区域(32)的端部的电场变得比电流检测元件(21)的p主体区域(31)的端部的电场高，主元件(24)变得易于在电流检测元件(21)之前发生雪崩击穿。