公开(公告)号：CN103733344B

公开(公告)日：2018-05-18

申请号：CN201280039888.9

申请日：2012-09-06

Applicant: 富士电机株式会社

Inventor： 仓田尚子 ,  百田圣自 ,  阿部和

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368

Abstract: 本发明公开了一种沟槽栅绝缘栅型半导体装置，所述半导体装置包括：活性区域（30），其中具有由p基极层（2）、n+发射极区域（8）、沟槽（3）、栅氧化膜（10）和掺杂多晶硅栅电极（11）构成的沟槽栅结构。p型延伸区域（C），设置在包围多个沟槽（3）的外周，并且将p基极层（2）向边缘终端结构区域（40）延伸而构成。p型延伸区域（C）包括与多个沟槽（3）同时形成的1个以上的外周环状沟槽（3a）。外周环状沟槽（3a）和最外侧的沟槽（3）之间的第2间隔或者相邻的外周环状沟槽（3a）之间的第2间隔（b）小于相邻的沟槽（3）之间的第1间隔（a）。因此，本发明的半导体装置在抑制耐压降低的同时，能够提高截止时的破坏耐量。

公开(公告)号：CN103733344A

公开(公告)日：2014-04-16

申请号：CN201280039888.9

申请日：2012-09-06

Applicant: 富士电机株式会社

Inventor： 仓田尚子 ,  百田圣自 ,  阿部和

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/407 ,  H01L29/42368

Abstract: 本发明公开了一种沟槽栅绝缘栅型半导体装置，所述半导体装置包括：活性区域（30），其中具有由p基极层（2）、n+发射极区域（8）、沟槽（3）、栅氧化膜（10）和掺杂多晶硅栅电极（11）构成的沟槽栅结构。p型延伸区域（C），设置在包围多个沟槽（3）的外周，并且将p基极层（2）向边缘终端结构区域（40）延伸而构成。p型延伸区域（C）包括与多个沟槽（3）同时形成的1个以上的外周环状沟槽（3a）。外周环状沟槽（3a）和最外侧的沟槽（3）之间的第2间隔或者相邻的外周环状沟槽（3a）之间的第2间隔（b）小于相邻的沟槽（3）之间的第1间隔（a）。因此，本发明的半导体装置在抑制耐压降低的同时，能够提高截止时的破坏耐量。