-
公开(公告)号：CN102428521B
公开(公告)日：2015-02-18
申请号：CN200980159346.3
申请日：2009-12-25
Applicant: 夏普株式会社
CPC classification number: G09G3/20 , G09G3/3677 , G09G2300/0426 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G09G2330/021 , G11C19/28
Abstract: 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。
-
公开(公告)号：CN104254890A
公开(公告)日：2014-12-31
申请号：CN201380012540.5
申请日：2013-03-05
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3674 , G09G2310/0281 , G09G2310/0286 , G11C19/28 , G11C27/04
Abstract: 一种移位寄存器，在第1中间级和第2中间级中均设有：第1输入端子，其中输入时钟信号；第2输入端子，其中输入与上述时钟信号不同相位的时钟信号；输出端子，其通过输出晶体管连接到第1输入端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将在输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端子的时钟信号为非激活。由此，抑制各级中输入多个时钟信号的移位寄存器的误动作。
-
公开(公告)号：CN102308253B
公开(公告)日：2014-12-17
申请号：CN200980156284.0
申请日：2009-11-05
Applicant: 夏普株式会社
IPC: G02F1/1368 , G02F1/1345 , G09F9/30
CPC classification number: G02F1/136286 , G02F1/133345 , G02F1/1339 , G02F1/134336 , G02F1/1345 , G02F1/13452 , G02F1/13454 , H01L27/1222 , H01L27/124
Abstract: 一种TFT阵列基板(20)，其是TFT元件和像素电极设置成矩阵状而成的，栅极总线由第1金属材料(M1)形成，源极总线由第2金属材料(M2)形成，像素电极由第3金属材料(M3)形成，在周边区域(24)，由第1金属材料(M1)形成的时钟配线(72)和由第2金属材料(M2)形成的分支配线(74)通过由第3金属材料(M3)形成的连接导体(102)在连接部分(80)连接，在连接部分(80)设有经由连接导体(102)露出分支配线(74)的分支配线通路(112)，分支配线通路(112)的至少一部分在俯视时与时钟配线(72)重合。
-
公开(公告)号：CN102822981B
公开(公告)日：2014-03-12
申请号：CN201180017085.9
申请日：2011-01-17
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , H01L21/336 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/08 , H01L27/088 , H01L27/146
Abstract: 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。
-
公开(公告)号：CN101842742B
公开(公告)日：2013-02-13
申请号：CN200880113632.1
申请日：2008-09-09
Applicant: 夏普株式会社
IPC: G02F1/1339 , G02F1/1345 , G09F9/30
CPC classification number: G02F1/1339 , G02F1/13454 , G02F2201/50
Abstract: 本发明提供显示装置及其制造方法，能够防止可靠性下降并且能够缩小边框区域。本发明是一种显示装置，其具备显示面板，该显示面板具有第一基板、第二基板和配置在该第一基板与该第二基板之间的密封件，该显示装置的特征在于：上述显示面板在第一基板上的与密封件重叠的区域具备电路部的至少一部分和水分遮断膜，上述水分遮断膜设置在除显示区域以外的区域，介于上述电路部与上述密封件之间。
-
Patent Agency Ranking
公开(公告)号：CN101842742A
公开(公告)日：2010-09-22
申请号：CN200880113632.1
申请日：2008-09-09
Applicant: 夏普株式会社
IPC: G02F1/1339 , G02F1/1345 , G09F9/30
CPC classification number: G02F1/1339 , G02F1/13454 , G02F2201/50
Abstract: 本发明提供显示装置及其制造方法，能够防止可靠性下降并且能够缩小边框区域。本发明是一种显示装置，其具备显示面板，该显示面板具有第一基板、第二基板和配置在该第一基板与该第二基板之间的密封件，该显示装置的特征在于：上述显示面板在第一基板上的与密封件重叠的区域具备电路部的至少一部分和水分遮断膜，上述水分遮断膜设置在除显示区域以外的区域，介于上述电路部与上述密封件之间。
-
公开(公告)号：CN101496082A
公开(公告)日：2009-07-29
申请号：CN200780027750.6
申请日：2007-06-21
Applicant: 夏普株式会社
IPC: G09F9/00 , B60R11/02 , G02F1/1345 , G09F9/30
CPC classification number: G02F1/133305 , B60R11/0235 , B60R13/10 , G02F1/13452 , G02F1/13454
Abstract: 本发明提供的显示装置(100)中，绝缘性基板(210)弯曲。基板配线(250)包括与第一驱动元件(260)电连接的第一输入基板配线(252)、和与第一配线(230)和第一驱动元件(260)电连接的第一输出基板配线(254)。第一输出基板配线(254)设置在比第一输入基板配线(252)更靠显示区域一侧。第一驱动元件(260)是具有两个长边(261、262)和两个短边(263、264)的矩形形状，第一驱动元件(260)以长边(261、262)与第一配线(230)的延伸方向平行的方式安装。
-
公开(公告)号：CN111052216B
公开(公告)日：2022-06-21
申请号：CN201780094487.6
申请日：2017-09-12
Applicant: 夏普株式会社
IPC: G09G3/3233 , G09G3/20 , G09G3/3225
Abstract: 本发明的目的在于，在具备由电流驱动的显示元件的显示装置中，实现稳定的显示品质而不受温度变化的影响。在显示装置设置有作为检测周围的温度的温度检测部的热敏电阻(300)。扫描信号振幅控制部(12)根据由热敏电阻(300)得到的温度数据(DT)所示的温度，来使栅极低电压(VGL)的电压电平变化。面板内驱动器控制部(110)将高电平侧的电压电平为栅极高电压(VGH)的电压电平且低电平侧的电压电平为栅极低电压(VGL)的电压电平的栅极时钟信号(GCK)施加至栅极驱动器(400)。栅极驱动器(400)基于该栅极时钟信号(GCK)输出扫描信号G。
-
公开(公告)号：CN102598144B
公开(公告)日：2015-10-07
申请号：CN201080049283.9
申请日：2010-07-15
Applicant: 夏普株式会社
CPC classification number: G09G3/3685 , G09G2310/0275 , G09G2310/0286 , G11C19/287
Abstract: 本发明的目的在于在单片化之后的栅极驱动器内的移位寄存器中，不引起异常动作并且抑制电路面积的增大、消耗电流的增大和成本的增加，并缩短时钟下降沿-上升沿期间。移位寄存器(410)中，基于包括被施加到第奇数级的2相时钟信号(GCK1、GCK3)和被施加到第偶数级的2相时钟信号(GCK2、GCK4)的、相位各错开90度的4相时钟信号进行动作，各级中，第一节点的电位成为高电平时，第一时钟(CKA)的电位表现为扫描信号(GOUT)的电位。这样的结构中，各级中包括的第一节点的电位根据从前一级输出的扫描信号的脉冲而成为高电平，根据从其后的第三级输出的扫描信号的脉冲而成为低电平。
-
公开(公告)号：CN104345512A
公开(公告)日：2015-02-11
申请号：CN201410650745.2
申请日：2009-11-05
Applicant: 夏普株式会社
IPC: G02F1/1362 , G02F1/1345
CPC classification number: G02F1/136286 , G02F1/133345 , G02F1/1339 , G02F1/134336 , G02F1/1345 , G02F1/13452 , G02F1/13454 , H01L27/1222 , H01L27/124
Abstract: 一种TFT阵列基板(20)，其是TFT元件和像素电极设置成矩阵状而成的，栅极总线由第1金属材料(M1)形成，源极总线由第2金属材料(M2)形成，像素电极由第3金属材料(M3)形成，在周边区域(24)，由第1金属材料(M1)形成的时钟配线(72)和由第2金属材料(M2)形成的分支配线(74)通过由第3金属材料(M3)形成的连接导体(102)在连接部分(80)连接，在连接部分(80)设有经由连接导体(102)露出分支配线(74)的分支配线通路(112)，分支配线通路(112)的至少一部分在俯视时与时钟配线(72)重合。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.033 seconds)
