公开(公告)号：CN113451323A

公开(公告)日：2021-09-28

申请号：CN202110641127.1

申请日：2021-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江昱维 ,  孙宏彰 ,  蒋国璋 ,  赖升志 ,  杨子庆

IPC: H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11587 ,  H01L27/1159 ,  H01L27/11597

Abstract: 一种存储器件包括衬底、字线层、绝缘层及存储单元。字线层堆叠在衬底上方。绝缘层分别与字线层交替地堆叠在衬底上方。存储单元与衬底的主表面垂直地沿着字线层与绝缘层的堆叠方向分布。每一存储单元包括源极线电极及位线电极、第一氧化物半导体层及第二氧化物半导体层。第一氧化物半导体层被字线层中的一者、源极线电极及位线电极在外围环绕。第二氧化物半导体层设置在字线层中的所述一者与第一氧化物半导体层之间。

公开(公告)号：CN113327929A

公开(公告)日：2021-08-31

申请号：CN202110606344.7

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙宏彰 ,  江昱维 ,  杨子庆 ,  蒋国璋 ,  赖升志

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 一种存储器器件，包括第一多层堆叠、沟道层、电荷存储层、第一导电柱以及第二导电柱。第一多层堆叠设置在衬底上且包括交替堆叠的多个第一导电层与多个第一介电层。沟道层穿过多个第一导电层及多个第一介电层，其中沟道层包括彼此隔开的第一沟道部与第二沟道部。电荷存储层设置在多个第一导电层与沟道层之间。第一导电柱设置在第一沟道部的一个端部与第二沟道部的一个端部之间。第二导电柱设置在第一沟道部的另一端部与第二沟道部的另一端部之间。