公开(公告)号：CN118098969A

公开(公告)日：2024-05-28

申请号：CN202211505927.1

申请日：2022-11-28

Applicant: 华为技术有限公司

Inventor： 何林峰 ,  苏帅 ,  武龙 ,  侯明辰 ,  郑顶恒 ,  魏巍 ,  张亚文

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/3213 ,  H01L21/311 ,  H01L29/78 ,  H01L29/423

Abstract: 本申请实施例提供一种半导体工艺方法和芯片。该半导体工艺方法包括：在衬底上形成待刻蚀层，在待刻蚀层的背离衬底的一侧形成掩膜图案层，且掩膜图案层的材料包括第一半导体材料或者介质材料；减薄掩膜图案层的侧面和背离待刻蚀层的表面，使得掩膜图案层的尺寸缩减至预设尺寸；以减薄后的掩膜图案层为掩膜，将减薄后的掩膜图案层的图案转移至待刻蚀层，使得待刻蚀层的尺寸缩减至预设尺寸。通过该半导体工艺方法可以制得尺寸较小的栅极。

公开(公告)号：CN117673129A

公开(公告)日：2024-03-08

申请号：CN202211053439.1

申请日：2022-08-31

Applicant: 华为技术有限公司

Inventor： 苏帅 ,  何林峰 ,  魏巍 ,  张亚文 ,  武龙 ,  侯明辰 ,  冯鹏 ,  韩明涛 ,  李皓天 ,  周瑞

IPC: H01L29/45 ,  H01L29/49 ,  H01L29/778 ,  H01L21/335 ,  H01L21/67 ,  H01L21/265 ,  H01L21/324

Abstract: 本申请实施例提供了一种制备半导体器件的方法和装置以及半导体器件。涉及半导体制造技术领域，该方法包括：确定半导体本体的盖帽层上的离子注入区域，半导体本体已被按照第一注入参数完成所述离子注入和离子激活；根据第一注入参数，确定外延层中离子的峰值浓度区域位置；根据离子的峰值浓度区域位置，确定第一深度；根据第一深度，以离子注入区域为起始区域，刻蚀外延层并暴露第一接触面；在第一接触面上沉积金属层；通过退火的方法，将金属层转化为合金层，并在第一接触面形成欧姆接触。基于该方法，使形成欧姆接触的第一接触面处于2DEG附近，能够降低接触势垒，减小接触电阻，且单次注入即可完成，避免多次注入对晶格造成较大损伤。

公开(公告)号：CN117316896A

公开(公告)日：2023-12-29

申请号：CN202210725576.9

申请日：2022-06-24

Applicant: 华为技术有限公司

Inventor： 武龙 ,  赵志华 ,  何林峰 ,  苏帅 ,  魏巍 ,  张亚文

IPC: H01L23/367

Abstract: 本申请实施例公开了一种芯片及其制备方法、电子设备。涉及电子设备领域。改善了芯片散热不佳的问题。具体方案为：芯片包括本体和散热组件；该本体包括元器件和间隔分布的多个散热孔；该散热孔贯穿本体；该元器件包括信号传输电极；该散热组件包括第一散热件和散热基底，该第一散热件位于该散热孔内；该信号传输电极通过该第一散热件与该散热基底绝缘连接。第一散热件的材料为高热导率的碳纳米管、石墨烯等材料。如此，信号传输电极可以与高热导率的碳纳米管等直接接触，避免因为衬底导热不佳而散热不好，前述的绝缘连接可以避免碳纳米管的导电性能对元器件电性能的影响。使该芯片具有优良的散热性能和优良的电性能。

公开(公告)号：CN117253890A

公开(公告)日：2023-12-19

申请号：CN202210644648.7

申请日：2022-06-09

Applicant: 华为技术有限公司

Inventor： 侯明辰 ,  魏巍 ,  何林峰 ,  张亚文

IPC: H01L27/088 ,  H01L29/06 ,  H01L21/8234 ,  H05K1/18

Abstract: 本申请提供了一种半导体器件及电子设备，其中，半导体器件包括衬底和多个结构单元，多个结构单元均设于衬底的一侧；每个结构单元包括源极、漏极、鳍部和栅极，每个结构单元的源极均相连，每个结构单元的漏极均相连，每个结构单元的栅极均相连；每个结构单元中：源极和漏极在衬底的投影分别位于栅极在衬底的投影的两侧，鳍部设于衬底上，鳍部在衬底的投影位于栅极在衬底的投影范围内；多个结构单元中的第一结构单元的鳍部与第二结构单元的鳍部的尺寸不同。本申请能够增加半导体器件的跨导级数。

公开(公告)号：CN115395968A

公开(公告)日：2022-11-25

申请号：CN202110574180.4

申请日：2021-05-25

Applicant: 华为技术有限公司

Inventor： 刘伟 ,  陈志君 ,  占志新 ,  江成 ,  张亚文 ,  纪广玉 ,  杨非

IPC: H04B1/04 ,  H04B7/06

Abstract: 本申请公开了一种射频电路和通信装置，涉及通信领域，用于降低支持多个发射通道的通信装置的硬件成本。射频电路包括：第一模拟移相电路、第二模拟移相电路；第一模拟移相电路接收第一射频信号，并输出第三射频信号和第四射频信号，第一模拟移相电路对第三射频信号和第四射频信号中的至少一个进行模拟移相后，输出第三射频信号和第四射频信号；第二模拟移相电路接收第二射频信号，并输出第五射频信号和第六射频信号，第二模拟移相电路对第五射频信号和第六射频信号中的至少一个进行模拟移相后，输出第五射频信号和第六射频信号；其中，第一射频信号和第二射频信号中的相位不同。

公开(公告)号：CN115117025A

公开(公告)日：2022-09-27

申请号：CN202110310515.1

申请日：2021-03-23

Applicant: 华为技术有限公司

Inventor： 张湘辉 ,  张译 ,  张亚文 ,  吴磊 ,  吴剑锋 ,  滕照宇 ,  李挺钊 ,  张彬彬 ,  王强

IPC: H01L23/60 ,  H01L23/31 ,  H05K1/18

Abstract: 本申请实施例提供一种集成电路、芯片及电子设备，涉及微电子电路技术领域，可以改善因静电放电导致的集成电路失效。集成电路，包括：衬底以及设置在衬底上的晶体管；晶体管的栅极与开关器件的第一端耦合，开关器件的第二端与接地端耦合；其中，开关器件被配置为在控制端接收的控制信号的控制下处于导通状态或断开状态；开关器件在导通状态将晶体管的栅极的静电电压传输至接地端；或者，开关器件在断开状态将晶体管的栅极与接地端断路。

公开(公告)号：CN102427332B

公开(公告)日：2015-04-08

申请号：CN201110384862.5

申请日：2011-11-28

Applicant: 华为技术有限公司

Inventor： 张希坤 ,  张亚文 ,  李松 ,  吴乔 ,  李学坤

IPC: H03F1/07

CPC classification number: H03F3/245 ,  H03F1/0272 ,  H03F1/0288 ,  H03F3/211 ,  H03F2200/18 ,  H03F2203/21106

Abstract: 本发明实施例公开了一种Doherty功率放大器及提高其功放效率的方法、设备。本发明一方面提供了提高Doherty功率放大器的功放效率的方法，该方法应用于具有两路并联的Doherty电路单元的Doherty功率放大器，每个Doherty电路单元包括：主功率放大器和峰值功率放大器，主功率放大器和峰值功率放大器采用并联的方式连接，方法包括：当Doherty功率放大器的输出功率在低功率输出区间时，通过偏置电路调节两路并联的Doherty电路单元中的主功率放大器及峰值功率放大器的栅极电压，使得峰值功率放大器处于关闭状态，两路并联的Doherty电路单元中的主功率放大器分别处于主功率放大状态和峰值功率放大状态。本发明另一方面还提供了与方法相关的设备，有效达到节能降耗的目的。

公开(公告)号：CN102427332A

公开(公告)日：2012-04-25

申请号：CN201110384862.5

申请日：2011-11-28

Applicant: 华为技术有限公司

Inventor： 张希坤 ,  张亚文 ,  李松 ,  吴乔 ,  李学坤

IPC: H03F1/07

CPC classification number: H03F3/245 ,  H03F1/0272 ,  H03F1/0288 ,  H03F3/211 ,  H03F2200/18 ,  H03F2203/21106

Abstract: 本发明实施例公开了一种Doherty功率放大器及提高其功放效率的方法、设备。本发明一方面提供了提高Doherty功率放大器的功放效率的方法，该方法应用于具有两路并联的Doherty电路单元的Doherty功率放大器，每个Doherty电路单元包括：主功率放大器和峰值功率放大器，主功率放大器和峰值功率放大器采用并联的方式连接，方法包括：当Doherty功率放大器的输出功率在低功率输出区间时，通过偏置电路调节两路并联的Doherty电路单元中的主功率放大器及峰值功率放大器的栅极电压，使得峰值功率放大器处于关闭状态，两路并联的Doherty电路单元中的主功率放大器分别处于主功率放大状态和峰值功率放大状态。本发明另一方面还提供了与方法相关的设备，有效达到节能降耗的目的。