-
公开(公告)号：CN115241281A
公开(公告)日：2022-10-25
申请号：CN202211122924.X
申请日：2022-09-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本发明提供一种功率半导体器件终端及制造方法，属于芯片领域。超结MOS器件包括：形成在半导体衬底上的有源区和终端区，有源区和终端区内均设置有相互交替的N柱和P柱，终端区表面设置有场氧化层，场氧化层的上方设置有多晶硅场板，多晶硅场板上方设置有金属场板，多晶硅场板包括多段多晶硅微场板，金属场板包括多段金属微场板，多段金属微场板对应设置在多段多晶硅微场板上方，每段金属微场板与对应的一段多晶硅微场板通过接触孔相连，形成多级阶梯场板；N柱与下一级P柱相接面位于任意两段多晶硅微场板之间间隔区域的下方，所述P柱与下一级N柱相接面位于任一多晶硅微场板的下方。
-
公开(公告)号：CN115241183A
公开(公告)日：2022-10-25
申请号：CN202211122807.3
申请日：2022-09-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L27/06 , H01L27/02 , H01L29/06 , H01L29/739 , H01L29/78 , H01L21/336 , H01L21/331 , H01L23/64
Abstract: 本申请涉及半导体领域，提供一种电压钳位的超结器件及制造方法。所述超结器件包括有源区和终端区，所述有源区包括源极、栅极和体区，所述终端区包括截止环区，所述终端区集成有平板电容结构和电阻结构，所述平板电容结构与所述电阻结构串联连接构成RC吸收电路；所述RC吸收电路与源极和截止环区相连，用于对超结器件的漏源电压进行电压钳位。本申请在超结器件的终端区集成RC吸收电路，将器件漏源电压钳位在安全电压值范围内，可以减缓器件电压电流振铃，防止器件因过压击穿而损坏；充分利用超结器件终端区芯片面积，不需要额外占用超结器件有源区面积，不会引起超结器件其它参数的退化，提高系统的集成度和可靠性。
-
公开(公告)号：CN115015731B
公开(公告)日：2022-10-04
申请号：CN202210944521.7
申请日：2022-08-08
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司营销服务中心(计量中心) , 国家电网有限公司
Abstract: 本公开涉及半导体技术领域，具体涉及一种器件击穿电压确定方法、装置、芯片、电子设备及介质，所述器件击穿电压确定方法包括：获取器件在不同条件下的多条击穿电压特性曲线；获取所述多条击穿电压特性曲线对应的时间序列数据Y；基于普雷斯科特HP滤波法对所述时间序列数据Y进行滤波，得到所述时间序列数据Y中的周期项C；基于匹配算法确定所述周期项C的特征点；基于所述特征点确定所述器件击穿电压的置信区间。采用本公开实施例的技术方案，能够解决现有技术中人工提取击穿电压参数时效率低、误差大的技术问题，实现了器件击穿电压的自动提取，提取效率高、精度高。
-
公开(公告)号：CN115084232A
公开(公告)日：2022-09-20
申请号：CN202210858457.0
申请日：2022-07-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/20 , H01L29/78 , H01L21/336 , H01L27/088
Abstract: 本发明提供一种异质结横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；氮化镓缓冲层，形成于衬底上；并排形成在氮化镓缓冲层上的源区掺杂区、氮化镓体区、氮化镓漂移区和漏区掺杂区；铝镓氮阻挡层，形成于部分氮化镓漂移区上；栅氧介质层，形成于氮化镓体区、铝镓氮阻挡层和部分未被铝镓氮阻挡层覆盖的氮化镓漂移区上；源极金属电极，形成于源区掺杂区上；漏极金属电极，形成于漏区掺杂区上；栅极金属电极，形成于部分栅氧介质层上。通过本发明提供的晶体管能够提高晶体管的击穿电压，提升电子迁移率，保证器件的速度，减少复杂的场板结构，降低制作难度，减少生产成本。
-
公开(公告)号：CN115064446A
公开(公告)日：2022-09-16
申请号：CN202210990168.6
申请日：2022-08-18
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国家电网有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本公开涉及功率半导体领域，具体公开了一种超结半导体器件及其制备方法，该制备方法包括：通过深沟槽刻蚀工艺在晶圆的第一预定区域刻蚀得到至少一个Ai深沟槽，在所述Ai深沟槽中填充掺杂浓度为NAi的第一外延层形成第i层第一导电类型的外延柱；通过深沟槽刻蚀工艺在晶圆的第二预定区域刻蚀得到至少一个Di深沟槽，在所述Di深沟槽中填充掺杂浓度为NDi的第二外延层形成第i层第二导电类型的外延柱；循环上述步骤在晶圆中制作超结结构。该技术方案可以解决传统深沟槽单次外延填充产生的空洞问题；主要用于制备超结半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN114864667B
公开(公告)日：2022-09-13
申请号：CN202210810837.7
申请日：2022-07-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L27/088
Abstract: 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。
-
公开(公告)号：CN115015731A
公开(公告)日：2022-09-06
申请号：CN202210944521.7
申请日：2022-08-08
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网山东省电力公司营销服务中心(计量中心) , 国家电网有限公司
Abstract: 本公开涉及半导体技术领域，具体涉及一种器件击穿电压确定方法、装置、芯片、电子设备及介质，所述器件击穿电压确定方法包括：获取器件在不同条件下的多条击穿电压特性曲线；获取所述多条击穿电压特性曲线对应的时间序列数据Y；基于普雷斯科特HP滤波法对所述时间序列数据Y进行滤波，得到所述时间序列数据Y中的周期项C；基于匹配算法确定所述周期项C的特征点；基于所述特征点确定所述器件击穿电压的置信区间。采用本公开实施例的技术方案，能够解决现有技术中人工提取击穿电压参数时效率低、误差大的技术问题，实现了器件击穿电压的自动提取，提取效率高、精度高。
-
公开(公告)号：CN114896929A
公开(公告)日：2022-08-12
申请号：CN202210405357.2
申请日：2022-04-18
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司常州供电分公司
IPC: G06F30/36
Abstract: 本发明实施例提供一种有界波电磁脉冲模拟器设计方法及系统，属于电磁技术领域。所述有界波电磁脉冲模拟器沿x轴向包括脉冲源、前过渡段、平行板段、后过渡段和终端负载，所述方法包括：获取终端负载的阻抗匹配值；基于所述阻抗匹配值和预设特征阻抗图谱，获得有界波电磁脉冲模拟器的结构参数；基于所述结构参数进行有界波电磁脉冲模拟器的模拟构建，对应输出模拟构建方案。本发明方案实现了基于用户需求进行有界波电磁脉冲模拟器结构参数准确推理的想法，实现了隔离开关操作场景下电磁环境的精准复现。
-
公开(公告)号：CN114864681A
公开(公告)日：2022-08-05
申请号：CN202210810576.9
申请日：2022-07-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L27/088
Abstract: 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的具有特定开口的场氧化层；以及设于所述P型体区与所述场氧化层上的栅极，其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。本发明有效地改善了击穿电压和导通电阻互相矛盾的问题，能够提高NLDMOS器件的击穿电压并且降低NLDMOS器件的导通电阻。
-
公开(公告)号：CN114864667A
公开(公告)日：2022-08-05
申请号：CN202210810837.7
申请日：2022-07-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L27/088
Abstract: 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
256
records
(took 0.05 seconds)
