-
公开(公告)号：CN102569262B
公开(公告)日：2014-08-13
申请号：CN201210006026.8
申请日：2012-01-10
Applicant: 北京大学
IPC: H01L23/544 , G01N21/65 , B82Y35/00
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公布了一种纳米线围栅器件散热特性的测试结构和测试方法。所述测试结构，包括源(1)、漏(2)、栅(3)，源(1)和漏(2)由一根悬空纳米线(5)相连；漏(2)端包含加热结构；所述结构采用的是围栅结构，即栅(3)将纳米线(5)包围起来；栅(3)的一端与一个接线板(4)相连。制作N个所述测试结构，并给每个测试结构加热，计算出每个结构的散热比，进而得出小尺寸器件时的散热的主要途径。本发明实现了对纳米尺度器件散热特性进行测试，对纳米尺度器件散热结构的设计和材料的选取给出了直接的指导，并且为今后的热阻网络和器件结构的设计带来了参考和帮助。
-
公开(公告)号：CN102569261B
公开(公告)日：2014-02-19
申请号：CN201210005993.2
申请日：2012-01-10
Applicant: 北京大学
IPC: H01L23/544 , G01N21/65
Abstract: 本发明公布了一种纳米尺度器件散热特性的测试结构和测试方法。结构包括源(1)、漏(2)、栅(3)三部分，源(1)和漏(2)之间有一根悬空纳米线(5)；栅(3)和漏(2)之间有绝缘层(6)；该结构采用围栅结构，栅(3)的一端与一个接线板(4)相连。由源端开始一直到栅，每隔一段距离在纳米线上取一个点，采用高功率激光依次给纳米线上各个点加热，通过所测得的各个点的拉曼光谱的峰移，计算出每个点与源、漏端之间的温差，进而求得每个点的温度；计算由栅这条路径的总的热阻RTHG和从栅到漏端之间的纳米线热阻RTHD；比较RTHG和RTHD的大小，找出主要散热路径。根据测试结果可以对纳米尺度器件的散热途径进行改善，从而提高器件的特性。
-
公开(公告)号：CN102053114B
公开(公告)日：2012-12-12
申请号：CN201010528764.X
申请日：2010-11-02
Applicant: 北京大学
IPC: G01N27/60
CPC classification number: H01L22/14 , G01R31/2621 , G01R31/2642 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了无衬底引出半导体器件的栅介质层陷阱密度的测试方法。所述器件的源漏左右对称，测试仪连接源漏的探针及电缆左右对称，首先控制栅、源、漏的偏压设置使器件处于不形成反型层且栅介质层陷阱不限制电荷的初始状态，然后通过改变偏压设置依次循环进行下述步骤：1)将载流子通过源漏送入沟道产生反型层，且部分载流子被栅介质层陷阱限制；2)将反型层载流子分别引回源漏，但被栅介质层陷阱限制住的载流子不流回沟道；3)使栅介质层陷阱限制的载流子仅通过漏端流出；根据循环周期、器件沟道尺寸和源漏直流电流计算出栅介质层陷阱密度。该方法简便有效，设备简单，成本低廉，适用于无衬底引出器件，特别是围栅器件的栅介质层陷阱测试。
-
-
公开(公告)号：CN102621182A
公开(公告)日：2012-08-01
申请号：CN201210106835.6
申请日：2012-04-12
Applicant: 北京大学
IPC: G01N25/20
Abstract: 本发明公开了一种一维到三维边界热阻测试方法，该方法利用一种简单的测试结构，该测试结构包括长方体A、长方体B和纳米线三部分，长方体A和长方体B之间由悬空的纳米线相连。通过两组测试结构1和测试结构2的纳米线的整体热阻R1、R2，测得一维到三维边界热阻R1-3。本方法可以为纳米尺度器件散热结构的设计和关键路径的研究给出参数依据，并且为今后热阻网络和器件热效应的模拟有直接帮助。
-
Patent Agency Ranking
公开(公告)号：CN102157557B
公开(公告)日：2012-07-25
申请号：CN201110029706.7
申请日：2011-01-27
Applicant: 北京大学
CPC classification number: H01L29/0673 , B82Y10/00 , H01L29/0649 , H01L29/0692 , H01L29/16 , H01L29/66439 , H01L29/775
Abstract: 本发明提供了一种基于纳米线器件的耐高压横向双向扩散晶体管，属于微电子半导体器件领域。该横向双扩散MOS晶体管包括沟道区、栅介质、栅区、源区、漏区、源端外延区以及漏端S型漂移区，沟道区是横向圆柱形硅纳米线结构，上面覆盖一层均匀栅介质，栅介质上层是栅区，栅区和栅介质完全包围沟道区，源端外延区位于源区和沟道区之间，漏端S型漂移区位于漏区和沟道区之间，漏端S型漂移区俯视图呈单个或多个S型结构，S型结构中间填充具有相对介电常数1～4的绝缘材料。本发明可提高基于硅纳米线MOS晶体管的横向双扩散晶体管的耐高压能力。
-
公开(公告)号：CN102569262A
公开(公告)日：2012-07-11
申请号：CN201210006026.8
申请日：2012-01-10
Applicant: 北京大学
IPC: H01L23/544 , G01N21/65 , B82Y35/00
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公布了一种纳米线围栅器件散热特性的测试结构和测试方法。所述测试结构，包括源(1)、漏(2)、栅(3)，源(1)和漏(2)由一根悬空纳米线(5)相连；漏(2)端包含加热结构；所述结构采用的是围栅结构，即栅(3)将纳米线(5)包围起来；栅(3)的一端与一个接线板(4)相连。制作N个所述测试结构，并给每个测试结构加热，计算出每个结构的散热比，进而得出小尺寸器件时的散热的主要途径。本发明实现了对纳米尺度器件散热特性进行测试，对纳米尺度器件散热结构的设计和材料的选取给出了直接的指导，并且为今后的热阻网络和器件结构的设计带来了参考和帮助。
-
公开(公告)号：CN102315170A
公开(公告)日：2012-01-11
申请号：CN201110138735.7
申请日：2011-05-26
Applicant: 北京大学
IPC: H01L21/8234 , H01L21/762 , H01L21/311 , B82B3/00
CPC classification number: H01L29/66772 , H01L29/42392 , H01L29/78696
Abstract: 本发明提出一种基于湿法腐蚀制备硅纳米线场效应晶体管的方法，包括：定义有源区；淀积氧化硅薄膜作为硬掩膜；并形成源漏和连接源漏的细条状的图形结构；通过刻蚀硅工艺，将硬掩膜上的图形结构转移到硅材料上；抑制底管离子注入；通过湿法腐蚀硅材料，悬空连接源漏的硅细线条；将硅细线条缩小到纳米尺寸形成硅纳米线；淀积多晶硅薄膜；通过电子束光刻形成多晶硅栅线条，跨过硅纳米线，并形成全包围纳米线的结构；通过在衬底上淀积氧化硅薄膜和接下来的刻蚀氧化硅工艺，在多晶硅栅线条两侧形成氧化硅侧墙；通过离子注入和高温退火，形成源漏结构，最终制备出纳米线场效应晶体管，该方法与常规集成电路制造技术兼容，制备工艺简单、方便、周期短。
-
公开(公告)号：CN102315129A
公开(公告)日：2012-01-11
申请号：CN201110190786.4
申请日：2011-07-08
Applicant: 北京大学
IPC: H01L21/336 , B82Y40/00 , B82Y10/00
CPC classification number: H01L29/42392 , H01L29/0676 , H01L29/66772 , H01L29/78642 , H01L29/78696
Abstract: 本发明提供一种寄生电阻较小的垂直硅纳米线场效应晶体管的制备方法，属于超大规模集成电路制造技术领域。利用本发明制备出的垂直型硅纳米线场效应晶体管相比于传统的平面场效应晶体管，一方面由于其本身的一维几何结构导致的良好栅控能力，能够提供很好的抑制短沟道效应的能力，并减小泄漏电流和漏致势垒降低(DIBL)；另一方面，进一步缩小器件面积，提高了IC系统的集成度。
-
公开(公告)号：CN102184923A
公开(公告)日：2011-09-14
申请号：CN201110089699.X
申请日：2011-04-11
Applicant: 北京大学
IPC: H01L27/105 , H01L29/78 , H01L29/423 , H01L21/8238 , H01L21/336 , H01L21/28
CPC classification number: H01L29/66977 , B82Y10/00 , B82Y99/00 , H01L21/02603 , H01L21/823828 , H01L21/823885 , H01L27/092 , H01L29/0673 , H01L29/66439 , H01L29/775
Abstract: 本发明提供一种基于硅纳米线场效应晶体管的六边形可编程阵列及其制备方法，该阵列包括纳米线器件、纳米线器件连接区和栅连接区，所述纳米线器件呈圆柱形结构，包括硅纳米线沟道、栅介质层和栅区，栅介质层包裹硅纳米线沟道，栅区包裹栅介质层，纳米线器件以六边形排列构成一单元，纳米线器件连接区为3个纳米线器件之间的连接节点，纳米线器件连接区固定在一个硅支架上。本发明可实现复杂互联控制逻辑，适合应用于高速高集成度的数字/模拟电路，和数模混合电路。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.019 seconds)
