公开(公告)号：CN101101868A

公开(公告)日：2008-01-09

申请号：CN200710127356.1

申请日：2007-07-02

Applicant: 住友电气工业株式会社

Inventor： 笠井仁 ,  八乡昭广 ,  三浦祥纪 ,  秋田胜史

IPC: H01L21/02 ,  H01L21/20 ,  H01L23/00

CPC classification number: H01L22/26 ,  H01L21/187 ,  H01L21/76251 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/0075 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法。提供一种制造薄GaN接合膜衬底的方法，包括步骤：在GaN块状晶体上接合与GaN类型或化学成分不同的衬底；在离不同类型的衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，以在不同类型的衬底上提供GaN薄膜，其中GaN块状晶体具有接合到不同类型的衬底的表面，具有至多20μm的最大表面粗糙度Rmax。由此可以以低成本制备一种包括薄GaN接合膜衬底和沉积在GaN薄膜上的至少一个基于GaN的半导体层的基于GaN的半导体器件，该薄GaN接合膜衬底包括不同类型的衬底和固定在不同类型衬底上的GaN薄膜。

公开(公告)号：CN100352004C

公开(公告)日：2007-11-28

申请号：CN03800646.4

申请日：2003-01-23

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  冈久拓司

IPC: H01L21/205 ,  C30B29/38

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647

Abstract: 一起使用ELO掩膜和缺陷种子掩膜的方法生长很少有位错的GaN晶体。ELO掩膜使得GaN晶体不能直接生长，但是能横向生长；缺陷种子掩膜使得缺陷集中的封闭缺陷聚集区域生长。材料SiN、SiON或SiO2中任一种用于ELO掩膜，同时Pt、Ni或Ti材料中任一种用于缺陷种子掩膜。蓝宝石、GaAs、尖晶石、Si、InP、SiC等单晶基片或其中在这些的单晶基片上涂覆GaN缓冲层的下层基片，补充地提供ELO掩膜和缺陷种子掩膜以及GaN被气相沉积。

公开(公告)号：CN1577743A

公开(公告)日：2005-02-09

申请号：CN200410062832.2

申请日：2004-06-25

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  高须贺英良 ,  中山雅博 ,  上野昌纪 ,  三浦广平 ,  京野孝史

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/02 ,  H01L33/00

CPC classification number: C30B25/02 ,  C30B25/183 ,  C30B29/403 ,  C30B29/406 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L29/2003 ,  H01L33/007

Abstract: GaN基底28包括GaN单晶基底14、在基底14上外延生长的AlxGa1－xN中间层24(0＜x≤1)和在中间层24上生长的GaN外延层26。中间层24由AlGaN制成，这个AlGaN生长在其上有污点和其中有高位错区域的基底的整个表面14a上。这样，中间层24正常地生长在基底14上，可使中间层24的生长表面24a平整。由于生长表面24a是平整的，在中间层24上外延生长的GaN外延层26的生长表面26a也是平整的。

公开(公告)号：CN113235162A

公开(公告)日：2021-08-10

申请号：CN202110359932.5

申请日：2017-07-04

Applicant: 住友电气工业株式会社

Inventor： 福永宽 ,  秋田胜史 ,  石川幸雄

IPC: C30B29/42 ,  C30B11/00 ,  H01L29/207

Abstract: 本发明涉及砷化镓晶体和砷化镓晶体基板。在砷化镓晶体中，所述砷化镓晶体的蚀坑密度为10个·cm‑2以上且10000个·cm‑2以下，并且所述砷化镓晶体的氧浓度小于7.0×1015原子·cm‑3。在砷化镓晶体基板中，所述砷化镓晶体基板的蚀坑密度为10个·cm‑2以上且10000个·cm‑2以下，并且所述砷化镓晶体基板的氧浓度小于7.0×1015原子·cm‑3。

公开(公告)号：CN113215662A

公开(公告)日：2021-08-06

申请号：CN202110362301.9

申请日：2017-07-04

Applicant: 住友电气工业株式会社

Inventor： 福永宽 ,  秋田胜史 ,  石川幸雄

IPC: C30B29/42 ,  C30B11/00

Abstract: 本发明涉及砷化镓晶体和砷化镓晶体基板。在砷化镓晶体中，所述砷化镓晶体的蚀坑密度为10个·cm‑2以上且10000个·cm‑2以下，并且所述砷化镓晶体的氧浓度小于7.0×1015原子·cm‑3。在砷化镓晶体基板中，所述砷化镓晶体基板的蚀坑密度为10个·cm‑2以上且10000个·cm‑2以下，并且所述砷化镓晶体基板的氧浓度小于7.0×1015原子·cm‑3。

公开(公告)号：CN110325672A

公开(公告)日：2019-10-11

申请号：CN201780087442.6

申请日：2017-07-04

Applicant: 住友电气工业株式会社

Inventor： 福永宽 ,  秋田胜史 ,  石川幸雄

IPC: C30B29/42

Abstract: 在砷化镓晶体中，所述砷化镓晶体的蚀坑密度为10个·cm-2以上且10000个·cm-2以下，并且所述砷化镓晶体的氧浓度小于7.0×1015原子·cm-3。在砷化镓晶体基板中，所述砷化镓晶体基板的蚀坑密度为10个·cm-2以上且10000个·cm-2以下，并且所述砷化镓晶体基板的氧浓度小于7.0×1015原子·cm-3。

公开(公告)号：CN102612758B

公开(公告)日：2016-01-20

申请号：CN201180004431.X

申请日：2011-05-19

Applicant: 住友电气工业株式会社

Inventor： 藤井慧 ,  秋田胜史 ,  石塚贵司 ,  中幡英章 ,  猪口康博 ,  稻田博史 ,  永井阳一

IPC: H01L31/10

CPC classification number: H01L31/035236 ,  B82Y20/00 ,  H01L31/03046 ,  H01L31/105 ,  H01L31/1844

Abstract: 提供一种半导体器件和光学传感器装置，每个都具有减小的暗电流和向着近红外中的更长波长扩展的探测灵敏度。而且，提供了一种半导体器件的制造方法。该半导体器件50包括：位于InP衬底1上的II型(InGaAs/GaAsSb)MQW结构的吸收层3，和位于MQW结构上的InP接触层5。在MQW结构中，GaAsSb的组分x(％)不小于44％，其厚度z(nm)不小于3nm，且满足z≥-0.4x+24.6。

公开(公告)号：CN104576807A

公开(公告)日：2015-04-29

申请号：CN201410575708.X

申请日：2014-10-24

Applicant: 住友电气工业株式会社

Inventor： 京野孝史 ,  秋田胜史 ,  柴田馨 ,  西塚幸司 ,  藤井慧

IPC: H01L31/105 ,  H01L31/0352 ,  H01L31/0304

CPC classification number: H01L31/035236 ,  H01L31/02963 ,  H01L31/0304 ,  H01L31/18 ,  Y02E10/544

Abstract: 本发明涉及一种半导体器件。半导体器件包括其中层叠多个半导体层的半导体层层叠体，半导体层层叠体包括光接收层，光接收层通过金属有机气相外延方法生长，光接收层具有大于或等于3μm且小于或等于8μm的截止波长，在-140℃的温度下施加60mV的反向偏压时，半导体器件具有小于或等于1×10-1A/cm2的暗电流密度。由此，提供可以接收中红外范围内的光并具有低暗电流的半导体器件。

公开(公告)号：CN104218118A

公开(公告)日：2014-12-17

申请号：CN201410220700.1

申请日：2014-05-23

Applicant: 住友电气工业株式会社

Inventor： 藤井慧 ,  柴田馨 ,  秋田胜史

IPC: H01L31/18 ,  H01L31/0304 ,  H01L31/102 ,  H01L31/0352 ,  B82Y20/00

CPC classification number: H01L31/035236 ,  H01L21/02392 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02507 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L31/03046 ,  H01L31/105 ,  H01L31/1844 ,  Y02E10/544 ,  Y02P70/521

Abstract: 本发明涉及外延晶片及其制造方法、光电二极管和光学传感器装置。制造外延晶片的方法包括在III-V族半导体衬底上生长外延层结构的步骤，该外延层结构包括III-V族半导体多量子阱和III-V族半导体表面层，其中执行在衬底上生长外延层结构的步骤，使得多量子阱相对于衬底的晶格失配△ω满足-0.13％≤△ω

公开(公告)号：CN102549781B

公开(公告)日：2014-11-12

申请号：CN201080043799.2

申请日：2010-09-22

Applicant: 住友电气工业株式会社

Inventor： 京野孝史 ,  盐谷阳平 ,  善积祐介 ,  秋田胜史 ,  上野昌纪 ,  住友隆道 ,  足立真宽 ,  德山慎司

IPC: H01L33/32 ,  H01S5/343

CPC classification number: H01S5/3202 ,  B82Y20/00 ,  H01L33/0075 ,  H01L33/16 ,  H01S5/0014 ,  H01S5/34333

Abstract: 本发明提供一种可将活性层的压电极化的朝向选择为适宜方向的制作半导体发光元件的方法。在步骤S104中，一面对基板产物施加偏压，一面进行基板产物的光致发光的测定，而获得基板产物的光致发光的偏压依赖性，该基板产物通过以所选择的一个或多个倾斜角生长用于发光层的量子阱构造、p型及n型氮化镓系半导体层而形成。在步骤S105中，根据偏压依赖性进行基板主面的所选择的各倾斜角各自在发光层的压电极化的朝向的预测。在步骤S106中，基于预测而判断应使用与基板主面对应的倾斜角及与基板主面的背面对应的倾斜角的哪一个，从而选择用以制作半导体发光元件的生长基板的面取向。将用于半导体发光元件的半导体叠层形成于生长基板的主面上。