电容结构及其形成方法
    22.
    发明授权

    公开(公告)号:CN105719948B

    公开(公告)日:2018-08-10

    申请号:CN201410734655.1

    申请日:2014-12-04

    Inventor: 包小燕 葛洪涛

    Abstract: 一种电容结构及其形成方法,所述形成方法包括:提供衬底,衬底表面具有导电层;在所述导电层的部分表面形成若干分立的第一介电层和第一电极层;在所述衬底、导电层和第一电极层表面形成第一层间介质层;在所述第一层间介质层表面形成第二电极层,所述第二电极层位于相邻两个第一电极层之间的对应区域上方;在第二电极层两侧的表面形成相互分立的第二介电层、以及位于第二介电层表面的第三电极层;在第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层;形成第一导电结构与第二电极层电连接,形成第二导电结构与所述导电层电连接,形成第三导电结构分别与第一电极层和第三电极层电连接。所述形成方法简化,形成的电容结构简化。

    一种半导体器件以及制备方法、电子装置

    公开(公告)号:CN106992143A

    公开(公告)日:2017-07-28

    申请号:CN201610039853.5

    申请日:2016-01-21

    Inventor: 包小燕 董天化

    Abstract: 本发明涉及一种半导体器件以及制备方法、电子装置。所述方法包括:提供半导体衬底,在所述半导体衬底中形成有浅沟槽隔离结构和有源区,在所述浅沟槽隔离结构上形成有栅极结构;在栅极结构和有源区上形成图案化的半导体材料层,并在所述图案化的半导体材料层上形成第一金属硅化物阻挡层;图案化第一金属硅化物阻挡层,以在半导体材料层上形成阻挡层间隙壁,以减小所述半导体材料层的坡度;在所述栅极结构、所述阻挡层间隙壁和所述有源区上形成第一金属层;在所述第一金属层上形成第二金属硅化物阻挡层并图案化,以露出所述栅极结构及其间隙壁上方的所述第一金属层;在露出的所述第一金属层上形成第二金属层并执行退火步骤,以形成自对准硅化物。

    浅沟槽隔离结构边沟问题的测试结构和方法

    公开(公告)号:CN104425455B

    公开(公告)日:2017-06-27

    申请号:CN201310407941.2

    申请日:2013-09-09

    Inventor: 包小燕 葛洪涛

    Abstract: 本发明提供一种浅沟槽隔离结构边沟问题的测试结构和方法,所述测试结构中浅沟槽隔离结构呈锯齿形,栅极结构呈梳齿状,所述浅沟槽隔离结构的延展方向与所述栅极结构的梳齿延展方向相交且所述浅沟槽隔离结构的锯齿位于所述栅极结构的相邻梳齿之间,所述测试方法侦测任意两根梳齿之间的包含漏电流和/或击穿电压在内的电学参数以判断两根梳齿之间的浅沟槽隔离结构是否出现边沟以及是否出现栅极桥接,有效判断边沟问题是否严重,从而提供了一种新的、有效的晶圆可接受性测试结构和方法。

    电容结构及其形成方法
    25.
    发明公开

    公开(公告)号:CN105719948A

    公开(公告)日:2016-06-29

    申请号:CN201410734655.1

    申请日:2014-12-04

    Inventor: 包小燕 葛洪涛

    Abstract: 一种电容结构及其形成方法,所述形成方法包括:提供衬底,衬底表面具有导电层;在所述导电层的部分表面形成若干分立的第一介电层和第一电极层;在所述衬底、导电层和第一电极层表面形成第一层间介质层;在所述第一层间介质层表面形成第二电极层,所述第二电极层位于相邻两个第一电极层之间的对应区域上方;在第二电极层两侧的表面形成相互分立的第二介电层、以及位于第二介电层表面的第三电极层;在第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层;形成第一导电结构与第二电极层电连接,形成第二导电结构与所述导电层电连接,形成第三导电结构分别与第一电极层和第三电极层电连接。所述形成方法简化,形成的电容结构简化。

    一种集成无源器件及其制造方法

    公开(公告)号:CN104576764A

    公开(公告)日:2015-04-29

    申请号:CN201310520145.X

    申请日:2013-10-29

    Inventor: 包小燕 唐丽贤

    Abstract: 本发明提供一种集成无源器件及其制造方法,采用金属铜做全部的金属电感层,同时使用金属铝做MIM电容的下极板、钛、钽、氮化钛、氮化钽中的至少一种做MIM电容的上极板,使用低电阻的铜作为电感金属层,损耗低,Q值高,增益强;避免了纯铜MIM电容的铜层常见的hillock缺陷,提高了IPD电容的可靠性;集成电路无源器件的制造没有增加光罩的数目,节约了生产成本。

    MIM电容器及其制造方法
    28.
    发明公开

    公开(公告)号:CN104465608A

    公开(公告)日:2015-03-25

    申请号:CN201310435687.7

    申请日:2013-09-23

    Abstract: 本发明提供一种MIM电容器及其制造方法,所述MIM电容器包括作为MIM电容器的下电极层、极间电介质以及上电极层,所述上电极层包括钛、氮化钛、钽、氮化钽中的至少两种。本发明的MIM电容器及其制造方法,通过钛、氮化钛、钽、氮化钽中的至少两种形成的新的上电极层来取代现有技术中的铝层或者铝和氮化钛双层结构,避免了上电极层沉积过程中由于铝本身物理特性以及铝层平整性等引起的电弧放电缺陷,进而提高半导体集成电路的成品率。

    半导体结构及其形成方法
    30.
    发明授权

    公开(公告)号:CN110364561B

    公开(公告)日:2023-03-14

    申请号:CN201810322846.5

    申请日:2018-04-11

    Abstract: 本发明揭示了一种半导体结构及其形成方法,所述半导体结构包括:间隔形成在半导体衬底中的第一有源区和第二有源区;连接栅极,一个所述连接栅极形成在一个所述第一有源区和一个所述第二有源区上,且一个所述连接栅极位于一个所述第一有源区和一个所述第二有源区之间具有连接部,所述连接部的延伸方向与所述第一有源区和所述第二有源区的排列方向不一致;以及硅化物层,所述硅化物层覆盖在所述第一有源区和第二有源区上,并沿所述连接部跨过所述连接部。于是,通过硅化物层的特别设计,使得连接栅极的连接部上的硅化物得以完整,即硅化物的质量得到保证,从而有效降低有源区负载,提高器件工作时的饱和电流。

Patent Agency Ranking