-
公开(公告)号：CN112687301B
公开(公告)日：2024-03-19
申请号：CN202011636432.3
申请日：2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G11C5/06
Abstract: 本发明涉及一种存储单元及存储器，包括比特单元、全耗尽绝缘体上硅及背压引线；比特单元包括：第一晶体管，第二晶体管，第一反相器，第二反相器，第一晶体管和第二晶体管均形成于全耗尽绝缘体上硅上，背压引线从全耗尽绝缘体上硅的内部引出并延伸至全耗尽绝缘体上硅的外部，背压引线包括与第一晶体管对应的第一背压引线和/或与第二晶体管对应的第二背压引线，第一背压引线用于向第一晶体管施加第一预设背压，第二背压引线用于向第二晶体管施加第二预设背压。上述存储单元和存储器将比特单元充分利用了全耗尽绝缘体上硅特有的背部偏压工艺，从而对比特单元进行优化和改良，以实现不同的目的。
-
公开(公告)号：CN112818630B
公开(公告)日：2023-06-02
申请号：CN202011636401.8
申请日：2020-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: G06F30/398
Abstract: 本发明涉及一种平面晶体管的设计方法及平面晶体管，包括：使用优先方法将关键的设计方法进行评估并划分成4个级别；对所述设计方法优先级排序的第一级别为：新规则；对所述设计方法优先级排序的第二级别为：区域关键规则；对所述设计方法优先级排序的第三级别为：设计关键规则；对所述设计方法优先级排序的第四级别为：产量关键规则；所述第一级别的优先级最高，所述第四级别的优先级最低；使用优先方法评估所述设计方法以及所述设计方法设计的创新的设计布局，将所述平面晶体管的设计方法和设计架构达到最佳化。
-
公开(公告)号：CN115831794A
公开(公告)日：2023-03-21
申请号：CN202211564312.6
申请日：2022-12-07
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
Abstract: 本申请提供了一种故障诊断方法和故障诊断装置。在该故障诊断方法中，利用获取到的晶圆的缺陷信息和晶圆的故障位元信息，筛选出晶圆的致命缺陷，即筛选出导致晶圆中位元故障的晶圆缺陷；之后，根据获取到的晶圆的缺陷诊断结果信息，确定出造成致命缺陷的原因。由于致命缺陷是导致位元故障的晶圆缺陷，所以造成致命缺陷的原因即为导致位元故障的原因，因此本申请提供的故障诊断方法可以及时诊断出导致晶圆中位元故障的原因。
-
公开(公告)号：CN112908930B
公开(公告)日：2023-03-14
申请号：CN202110086178.2
申请日：2021-01-22
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/762 , H01L21/3065
Abstract: 本发明公开了一种改善SOI晶圆制造良率的方法，其可降低晶圆应力和形变，提高晶边链接紧密度和晶圆结合良率，该方法中基础晶圆、链接晶圆分别包括第一硅层、第二硅层，在第一硅层、第二硅层的一端分别覆盖抗反射层和光阻层，在第一硅层的一端蚀刻出第一浅槽，向第二硅层内注入氢离子，在第二硅层的一端、氢离子层蚀刻出第二浅槽，第一硅层、第二硅层的一端分别经高温氧化形成第一氧化层、第二氧化层，将第一氧化层与第二氧化层链接，链接时第一浅槽与第二浅槽对应，加热使氢离子层断裂获取待研磨层，采用退火和CMP研磨工艺使待研磨层形成SOI晶圆。
-
公开(公告)号：CN114823403A
公开(公告)日：2022-07-29
申请号：CN202210226624.X
申请日：2022-03-07
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/66 , H01L23/544
Abstract: 本发明涉及半导体技术领域,公开了一种降低芯片静态电压衰减的方法和系统，其中方法包括以下步骤，S1：获取芯片的电路布局图；S2：将芯片的电路布局图中的属性相同的金属层作为一个检测金属层组，属性相同是指检测金属层组的所有金属层输入或者输出同一个电信号；S3：在芯片的电路布局图中查找检测金属层组中的不同高度的两条金属层所产生的重叠区域；S4：判断检测金属层组中的不同高度的两条金属层在其产生的重叠区域处是否连接；在实际使用时，本发明通过判断电路布局图中的不同高度且属性相同的金属层是否在其重叠区域连接，来检查出芯片的电路布局图中的失联区域，进而强化芯片布局，提高芯片的电网密度，降低芯片金属层的整体压降。
-
Patent Agency Ranking
公开(公告)号：CN114496913A
公开(公告)日：2022-05-13
申请号：CN202210077313.1
申请日：2022-01-24
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/768
Abstract: 本发明涉及集成电路技术领域,公开了一种用于集成电路的接触孔的蚀刻结构和方法，本发明的蚀刻结构中的衬底的顶部从下往上依次设有第一介质层和第二介质层，第二介质层的侧向蚀刻率小于第一介质层的蚀刻率，在实际蚀刻时，由于第二介质层的蚀刻速率大于第一介质层的蚀刻速率，可以让第二介质层获得更好的抗蚀刻效益，进而可以有效地将侧向蚀刻的行为改善，避免接触孔在蚀刻时出现碗型轮廓的情况。
-
公开(公告)号：CN114388360A
公开(公告)日：2022-04-22
申请号：CN202210033150.7
申请日：2022-01-12
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
IPC: H01L21/311 , H01L21/02
Abstract: 本发明公开了一种铝衬垫刻蚀聚合物去除方法，其可提高铝衬垫聚合物去除效果，同时可避免铝衬垫被腐蚀，提供一半导体结构，半导体结构包括衬底、铝衬垫，铝衬垫制作方式为：在衬底最顶层依次沉积铝衬垫层、抗反射层、光刻胶层，采用光刻工艺依次对相应区域光刻胶层进行光刻，采用第一次干法刻蚀对相应区域的剩余光刻胶层、抗反射层、铝衬垫层进行刻蚀，获取铝衬垫，同时在铝衬垫表面生成聚合物，聚合物中残余氯离子，采用第二次干法刻蚀对剩余光刻胶层、聚合物进行刻蚀，第二次干法刻蚀气体包括氢气与氮气的混合气体、氧气、水气、氮气，借助氢气中的氢离子与聚合物中残余的氯离子反应，生成氯化氢气体，采用第一次湿法清洗对聚合物进行清洗。
-
公开(公告)号：CN114121613B
公开(公告)日：2022-04-22
申请号：CN202210096866.1
申请日：2022-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
Abstract: 本发明公开了一种改善FDSOI外延生长的薄膜工艺优化方法，其可减少栅极区与顶层硅相连接拐角处的残留薄膜，晶体管包括衬底，衬底上分布有主动区域、沟槽隔离区、栅极区，衬底包括N型硅衬底、P型硅衬底，主动区域上表面沉积第一层顶层硅，薄膜加工包括：在N型硅衬底、P型硅衬底上表面均沉积第一层薄膜，在P型硅衬底的第一层薄膜的上方设置掩膜版，对N型硅衬底上方的第一层薄膜进行刻蚀，在第一层顶层硅的表面沉积第二层顶层硅，在第二层顶层硅表面沉积第二层薄膜，刻蚀N型硅衬底上方的第二层薄膜，对第二层薄膜刻蚀后，在第二层顶层硅的外表面沉积第三层顶层硅，第一层顶层硅、第二层顶层硅、第三层顶层硅组合形成第一组合顶层硅。
-
公开(公告)号：CN114361137A
公开(公告)日：2022-04-15
申请号：CN202111644686.4
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L23/64
Abstract: 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
-
公开(公告)号：CN114326330A
公开(公告)日：2022-04-12
申请号：CN202210071674.5
申请日：2022-01-21
Applicant: 澳芯集成电路技术(广东)有限公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种光刻图形的优化方法及装置，该方法用于集成电路器件；具体包括：获取光刻图形的样本数据，样本数据包括所述目标图形区的第一尺寸信息以及所述至少两个材料层的材料信息；基于样本数据生成的第一光罩图形对光刻胶图层进行光刻，生成第一目标图形，第一目标图形的图形尺寸误差大于误差阈值；基于第一目标图形的图形尺寸误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。本方案可以对图形尺寸误差超过阈值的第一光罩图形进行图形优化，获得图形尺寸误差更小的第二光罩图形，不仅提高了光刻的精度，避免出现光刻胶残留，且提高了后续的工艺窗口，提高产品的良品率。
-
-
-
-
-
-
-
-
-
Search Results
648
records
(took 0.082 seconds)
