公开(公告)号：CN103383962A

公开(公告)日：2013-11-06

申请号：CN201210135857.5

申请日：2012-05-03

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L29/78 ,  H01L21/762 ,  H01L21/336

CPC classification number: H01L27/092 ,  H01L21/76232 ,  H01L21/823807 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7846 ,  H01L29/7848

Abstract: 本发明提供了一种半导体结构，包括：衬底；栅堆叠，位于所述衬底之上，至少包括栅介质层和栅电极层；源/漏区，位于栅堆叠两侧的衬底中；STI结构，位于源/漏区两侧的衬底中，其中取决于所述半导体结构的类型，所述STI结构具有的剖面形状为正梯形、Sigma形或者倒梯形。相应地，本发明还提供了形成该半导体结构的制造方法。本发明可以不同形状的STI结构结合不同应力填充物对沟道横向产生不同的张应力或者压应力，由此分别对NMOS的电子迁移率和PMOS的空穴迁移率产生正面影响，增加器件的沟道电流，从而有效地提高了半导体结构的性能。

公开(公告)号：CN102339858B

公开(公告)日：2013-09-04

申请号：CN201010233549.7

申请日：2010-07-16

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78 ,  H01L29/51 ,  H01L29/513 ,  H01L29/66477 ,  H01L29/66575 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本申请公开了一种p型半导体器件及其制造方法。该器件的结构包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括栅介质层和栅电极，所述栅介质层位于所述沟道区上，所述栅电极位于栅介质层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；其中，在所述栅介质层的上表面、下表面、以及所述栅电极的下表面中至少一个表面分布有Al元素。本发明的实施例适用于MOSFET的制造。

公开(公告)号：CN103257523A

公开(公告)日：2013-08-21

申请号：CN201210037319.2

申请日：2012-02-17

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  徐秋霞 ,  牛洁斌

IPC: G03F7/00 ,  G03F7/20 ,  G03F7/039

Abstract: 本发明公开了一种曝光电子束正性抗蚀剂的方法，包括：清洁衬底表面；脱水烘培；旋涂电子束正性抗蚀剂；前烘工艺，消除电子束正性抗蚀剂的应力；电子束曝光；显影得到纳米级掩膜图形。依照本发明的电子束正性抗蚀剂曝光方法，采用简单可靠的物理方法降低了工艺成本，无需采用增粘剂从而避免了其对人体及环境的破坏和污染，此外还避免了抗蚀剂产生裂纹，因此提高了纳米尺度结构及器件的可靠性。

公开(公告)号：CN102931222A

公开(公告)日：2013-02-13

申请号：CN201110225524.7

申请日：2011-08-08

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/26506 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7847 ,  H01L29/7848

Abstract: 半导体器件及其制造方法。本发明提供一种半导体器件，包括：第一半导体材料的半导体衬底，位于半导体衬底上的栅极结构，栅极结构下方的沟道区中存在产生沟道应力的晶格位错线，晶格位错线与沟道成一定夹角。

公开(公告)号：CN102867751A

公开(公告)日：2013-01-09

申请号：CN201110190699.9

申请日：2011-07-08

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  徐秋霞

IPC: H01L21/336 ,  H01L21/311

CPC classification number: H01L29/66795

Abstract: 本申请公开了一种全硅化金属栅体硅多栅鳍型场效应晶体管的制备方法，包括：在半导体衬底上形成鳍片；在所述鳍片的顶部及侧面形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏延伸区结构；在源/漏延伸区两侧形成源/漏结构；源/漏区硅化；形成全硅化金属栅电极；接触和金属化。本发明消除了SOI器件存在的自加热效应和浮体效应，具有更低的成本；克服了多晶硅栅电极存在多晶硅耗尽效应、硼穿透效应、串联电阻大等缺点；与CMOS平面工艺的良好兼容，易于集成。

公开(公告)号：CN102683281A

公开(公告)日：2012-09-19

申请号：CN201110053469.8

申请日：2011-03-07

Applicant: 中国科学院微电子研究所

Inventor： 殷华湘 ,  徐秋霞 ,  陈大鹏

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823807

Abstract: 本发明涉及一种半导体结构及其制造方法。该半导体结构包括第一栅极结构的NMOS器件和包括第二栅极结构的PMOS器件；第一应力衬里，至少形成在所述NMOS器件的第一栅极结构的两侧；第二应力衬里，至少形成在所述PMOS器件的第二栅极结构的两侧；其中，所述第一应力衬里为具有张应力的旋涂玻璃(SOG)膜，所述第二应力衬里由能够将压应力引入PMOS器件沟道中的材料形成。本发明可以在仍保持有张应变的优势的情况下降低使用同种材料例如氮化物制造双应力衬里的工艺难度，并且可降低高介电常数氮化物对器件互连延迟的影响。

公开(公告)号：CN101800197B

公开(公告)日：2012-07-25

申请号：CN200910077624.2

申请日：2009-02-09

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  徐秋霞

IPC: H01L21/8238 ,  H01L21/265 ,  H01L21/321

Abstract: 本发明公开了一种调节金属栅的栅功函数的方法，该方法包括：局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；漂净注入前氧化膜，栅氧化，并沉积多晶硅；光刻、刻蚀形成多晶硅栅电极；注入杂质，杂质激活；淀积金属镍，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；选择去除未反应的金属镍。本发明提供的方法，易于集成，实现了与CMOS工艺的良好兼容。

公开(公告)号：CN102569074A

公开(公告)日：2012-07-11

申请号：CN201010578678.X

申请日：2010-12-08

Applicant: 中国科学院微电子研究所

Inventor： 周华杰 ,  宋毅 ,  徐秋霞

IPC: H01L21/336

Abstract: 本申请公开了一种环栅场效应晶体管的制造方法，包括：在半导体衬底上形成悬空鳍片；在所述鳍片的四周形成栅堆叠结构；在所述栅堆叠结构两侧的鳍片中形成源/漏结构；其中，与所述鳍片和栅堆叠结构的底部相邻的半导体衬底中包括隔离介质层。本发明在体硅衬底上制备环栅场效应晶体管，消除了SOI器件存在的自加热效应和浮体效应，具有更低的成本，采用传统的基于准平面的自顶向下工艺实现了与CMOS平面工艺的良好兼容，并且易于集成，有利于抑制短沟道效应，推动MOSFETs尺寸往小尺寸方向发展。

公开(公告)号：CN102103983B

公开(公告)日：2012-06-20

申请号：CN200910242767.4

申请日：2009-12-16

Applicant: 中国科学院微电子研究所

Inventor： 胡爱斌 ,  徐秋霞

IPC: H01L21/02

Abstract: 本发明公开了一种在锗衬底上采用铪硅氧氮介质制备MOS电容的方法，包括：清洗锗片；在清洗后的锗片上依次淀积氮化硅薄膜和氮化铪薄膜，重复多次淀积多层氮化硅和氮化铪叠层；然后在氮气的氛围中快速热退火；接着通过涂胶、曝光和显影形成光刻胶的图形；然后淀积金属电极材料；金属电极材料剥离后形成电极图形；在锗衬底的背面溅射一层金属铝；最后在氮气的氛围中在炉管中退火金属化。本发明在铪基高介电常数介质中掺入硅元素，避免了在栅介质淀积后的退火和金属电极形成后的退火过程中生成含有大量缺陷态的锗的氧化物的问题，降低了界面处的固定电荷和电荷俘获中心，获得电学性能优异的锗MOS电容。

公开(公告)号：CN102456569A

公开(公告)日：2012-05-16

申请号：CN201010527477.7

申请日：2010-10-27

Applicant: 中国科学院微电子研究所

Inventor： 许高博 ,  徐秋霞

IPC: H01L21/3213 ,  H01L21/28

Abstract: 本申请公开了一种栅极刻蚀的方法。该方法包括：提供半导体衬底；在所述半导体衬底上形成栅介质层；在所述栅介质层上形成栅极导体层，所述栅极导体层由金属层和多晶硅层形成，所述多晶硅层位于金属层上；对栅介质层和栅极导体层进行图案化刻蚀形成栅堆叠，包括：刻蚀所述多晶硅层；干法预刻蚀所述金属层使得所述金属层变薄，并湿法刻蚀剩余的金属层；刻蚀所述栅介质层。