-
公开(公告)号：CN114152902A
公开(公告)日：2022-03-08
申请号：CN202111467286.0
申请日：2021-12-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R33/035
Abstract: 本发明提供一种基于薄膜桥约瑟夫森结的SQUID探针及其使用方法，该结构包括：硅基底，硅基底的一端经过深硅刻蚀技术形成为针尖形状；器件探针端，包括形成在硅基底的针尖形状所在端上的一个第一SQUID；器件抵消端，包括形成在远离器件探针端的一个第二SQUID；第一反馈线圈及第二反馈线圈。SQUID探针结合深硅刻蚀技术将制备在硅基底上的器件探针端设置在硅基底的针尖形状所在端上，可精准控制第一SQUID与硅片尖端边缘的距离，从而提高SQUID与样品表面的磁耦合强度，并且在使用时可将SQUID探针结构与音叉共振结合实现精确的tip‑sample距离控制，从而大幅度提高硅基底上SQUID探针的空间分辨率；另外结合硅基底上集成的第一及第二反馈线圈可以实现探针的多功能测量。
-
公开(公告)号：CN113807043A
公开(公告)日：2021-12-17
申请号：CN202111094822.7
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/396 , G06F30/398
Abstract: 本发明公开了时钟树综合和布局混合优化方法和装置、存储介质和终端，其中方法包括获取所有时钟端口的坐标位置，并获取所有时钟端口的逻辑深度；基于所有时钟端口的逻辑深度对所有时钟端口分组得到多个逻辑深度组，并获取每个逻辑深度组的分割点；基于逻辑深度组的分割点计算主干节点，并连接形成时钟树主轨道；计算逻辑深度组中所有叶节点，并将其连接到时钟树主轨道上；将所有主干节点和所有叶节点转化为虚拟单元，并将所有虚拟单元和待优化电路版图内的所有逻辑门均作为可移动单元得到优化后的电路板图。本发明进一步提升了超导集成电路，尤其是SFQ逻辑中的Bit‑Slice电路结构的时钟树性能和布局效果，为后续电路的布线优化提供了更优化的版图布局。
-
公开(公告)号：CN112068047B
公开(公告)日：2021-11-16
申请号：CN202010962027.4
申请日：2020-09-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L39/12
Abstract: 本发明提供一种改善超导量子器件EMC性能的器件结构与制备方法，器件结构包括衬底、第一金属层，绝缘结构层，第一金属层及金属屏蔽壳盖之间为超导量子干涉器件的结构区，该结构区其主要包括约瑟夫森结区、势垒层、自感环路和引线结构、配线层、输入线圈、反馈线圈和引线电极等。本发明可以提高超导量子干涉器件抗干扰能力，减小超导量子干涉器件的封装体积，提高使用系统集成度。本发明的屏蔽壳仅百微米量级，其本征谐振频率和低频截止频率远高于超导量子干涉器件工作点，避免对器件的影响。此外，集成屏蔽壳采用金属层，可以损耗约瑟夫森结高频辐射，在器件阵列中增加了相邻器件之间的隔离，避免相互串扰。
-
公开(公告)号：CN111933349B
公开(公告)日：2021-11-02
申请号：CN202010838618.0
申请日：2020-08-19
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温超导薄膜，包括：n层电隔离层及n+1层超导材料层，所述超导材料层与所述电隔离层依次交替叠置；通过改变各超导材料层的厚度调整所述低温超导薄膜的超导转变温度，所述低温超导薄膜的总厚度在相干长度比拟范围内；其中，各超导材料层的材料相同，具有两层以上电隔离层时各电隔离层的材料相同，n为大于等于1的自然数。本发明的低温超导薄膜基于多层超薄的超导材料层及电隔离层调控低温超导薄膜的转变温度，通过调整单层超导材料层的厚度得到不同转变温度的超导材料，调控精度高、操作简单；本发明的低温超导薄膜的超导转变温度原则上与单层超导薄膜的转变温度一致，从而远小于体超导或较厚超导薄膜的转变温度。
-
公开(公告)号：CN113437209A
公开(公告)日：2021-09-24
申请号：CN202110749920.3
申请日：2021-07-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种亚微米堆栈结构约瑟夫森结器件及其制备方法。制备方法包括步骤：提供衬底，于衬底上形成约瑟夫森结堆栈结构；形成初始绝缘层覆盖衬底及约瑟夫森结堆栈结构；对位于约瑟夫森结堆栈结构正上方的初始绝缘层进行第一次光刻刻蚀，以形成第一绝缘环；对剩余的绝缘层进行第二次光刻刻蚀，以形成第二绝缘环；进行化学机械抛光；于剩余的绝缘层中形成接触孔；形成顶电极引出层和底电极引出层。本发明可以有效降低寄生电感以及避免在结区正上方开孔带来的漏电流和对结区尺寸的限制，为制备亚微米尺寸堆栈SNS约瑟夫森结器件提供了技术支持，还能够减小结电容，避免外部磁场噪声带来的影响，有助于提高制备良率和降低制备成本。
-
Patent Agency Ranking
公开(公告)号：CN113295987A
公开(公告)日：2021-08-24
申请号：CN202110758244.6
申请日：2021-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R31/28
Abstract: 本发明提供一种超导单磁通量子电路的测试系统，在设计好的电路进行制版流片时，将该选片电路与待测电路放置在同一个芯片上，在测试时，就可以先对选片电路进行一个快速的测试，得到选片电路的测试结果，这样就可以反映出这一个芯片的质量，从而测试人员可以根据选片电路的测试结果来选择芯片质量较好的电路进行待测电路的测试，来节约测试电路所用的时间。本发明设计了三种不同的选片电路，分别对应了不同的电路测试难度，来应对不同的工艺或待测电路的需要。本发明的电路仅需要三个端口连接；电路测试简单快捷；电路规模较小；电路复杂度可调。
-
公开(公告)号：CN113257987A
公开(公告)日：2021-08-13
申请号：CN202110525255.X
申请日：2021-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种集成超导器件及其制备方法，该集成超导器件包括衬底及位于衬底上的超导纳米线单光子探测器与超导单磁通量子电路，其中，超导纳米线单光子探测器包括超导曲折纳米线；超导单磁通量子电路包括电感层、约瑟夫森结及电阻层，电感层及电阻层均与约瑟夫森结电连接，且电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感，用于传递光子产生的脉冲信号。本发明将两种超导器件集成到同一个芯片上，无需进行跨芯片的信号传输，从而消减了噪声和系统复杂性，同时也为使用两种器件的片上系统(SOC)的构建提供了方便。
-
公开(公告)号：CN112781725A
公开(公告)日：2021-05-11
申请号：CN201911089065.7
申请日：2019-11-08
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种多光谱超导纳米线单光子探测器、成像系统及成像方法，包括：衬底；薄膜叠层结构，位于衬底的上表面，薄膜叠层结构包括依次上下交替叠置的第一薄膜层及第二薄膜层，第一薄膜层的折射率与第二薄膜层的折射率不同，且第一薄膜层的厚度与第二薄膜层的厚度不同；中心波长优化层，位于薄膜叠层结构的上表面；超导纳米线，位于中心波长优化层薄膜层上表面。本发明可以获得多个中心波长的反射带，各反射带相当于对应其中心波长的反射镜，用于在其中心波长附近达到高效吸收；由于薄膜叠层结构中包括多个反射带，可以实现多个波段的高效吸收，从而可以满足用户对不同波段单光子探测器的应用需求，以及多波段成像或多波段探测等应用的需求。
-
公开(公告)号：CN110739010B
公开(公告)日：2021-05-11
申请号：CN201911001686.5
申请日：2019-10-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温存储单元及存储器件，低温存储单元包括：自旋矩转移器件，自旋矩转移器件将写电流转化为自旋极化电流，并在自旋极化电流的作用下改变磁极化方向，以实现0和1的写入存储；纳米超导量子干涉器件，纳米超导量子干涉器件的接地端与自旋矩转移器件的接地端共地连接；纳米超导量子干涉器件在自旋矩转移器件磁极化方向改变的作用下发生磁通变化，从而在读电流信号偏置下实现超导态和非超导态的互相转变，实现0和1的读出。本发明的低温存储单元可以大幅降低自旋矩转移器件的电阻，从而降低低温存储单元的存储写入的功耗，读出信号与RSFQ电路信号可以达到完全兼容。
-
公开(公告)号：CN110632423B
公开(公告)日：2021-05-11
申请号：CN201910917353.0
申请日：2019-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低温物性测试系统及装置，所述系统包括：多通道直流测试电路，用于根据第一待测样品的电压和电流对其进行直流电学参数表征；SQUID读出电路，用于读取第二待测样品的磁通或待转换为磁通的电信号，以对所述第二待测样品进行器件性能表征；其中，在对所述第一待测样品进行直流信号放大测试时，所述低温物性测试系统还包括：标准SQUID，设于所述样品安装区；此时所述标准SQUID的输入端电连接于所述多通道直流测试电路的输出端以作为所述多通道直流测试电路的次级放大电路，用于对所述多通道直流测试电路的输出信号进行放大。通过本发明解决了现有技术中没有高效低温物性测试系统的问题。
-
-
-
-
-
-
-
-
-
Search Results
235
records
(took 0.086 seconds)
