-
公开(公告)号：CN110854125A
公开(公告)日：2020-02-28
申请号：CN201911028286.3
申请日：2019-10-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/118 , H01L27/108 , H01L27/11
Abstract: 本申请提供一种双衬底三维异质集成芯片及其制备方法，该双衬底三维异质集成芯片包括：第一芯片；包括第一衬底、第一有源区层、第一存储层、第一金属层、第一介电层和至少一个第一通孔；第一衬底、第一有源区层、第一存储层、第一金属层和第一介电层依次层叠连接，至少一个第一通孔设于第一介电层内部；第二芯片；包括：第二衬底、第二存储层、第二介电层和至少一个第二通孔；第二衬底、第二存储层和第二介电层依次层叠连接，至少一个第二通孔设于第二介电层内部；第一介电层和第二介电层层叠连接；导电通道；导电通道连接该双衬底三维异质集成芯片的内部和外部，导电通道为双衬底三维异质集成芯片的输入端或输出端。
-
公开(公告)号：CN110794673A
公开(公告)日：2020-02-14
申请号：CN201910986671.2
申请日：2019-10-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G05B13/04
Abstract: 本申请实施例所公开的一种应用于神经元的全数字仿生电路及系统，其中，电路包括神经元输入模块、时钟选择模块、计数模块、置零延时模块和神经元输出模块，计数模块具有脉冲信号输入端、时钟信号输入端、清零端和计数信号输出端，神经元输入模块与脉冲信号输入端连接，时钟选择模块与时钟信号输入端连接，置零延时模块与清零端连接，神经元输出模块与计数信号输出端连接。基于本申请实施例，能够在神经网络中动态地进行神经元信号的向上或者向下计数，并且通过置零延时模块能够对置零信号和计数信号进行展宽，模拟神经元的不应期，使得计数模块中的数据清零。该仿生电路采用全数字设计，不仅能够简化电路的复杂程度，而且能够减少电路的功耗，便于实现大规模电路集成。
-
公开(公告)号：CN106875963B
公开(公告)日：2019-05-14
申请号：CN201710092925.7
申请日：2017-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。
-
公开(公告)号：CN106356090B
公开(公告)日：2019-02-01
申请号：CN201610744117.X
申请日：2016-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器读出电路及其数据读取方法，所述相变存储器读出电路至少包括：预充电电压产生模块，用于预设并产生一预充电电压；控制模块，用于在接收到外部读使能信号后，产生预充电信号；预充电模块，分别与m条所述本地位线、所述预充电电压产生模块和所述控制模块连接，用于根据所述预充电信号进行预充电，将m条所述本地位线同时充电到所述预充电电压，并在所述预充电信号结束后，停止预充电；灵敏放大器模块，与所述读位线连接，用于在停止预充电后，读取所述被选中的相变存储单元中存储的数据。本发明可以达到相对较小的随机读取时间，同时也兼顾了读取的正确性和读裕度。
-
公开(公告)号：CN106410773B
公开(公告)日：2018-09-25
申请号：CN201610846364.0
申请日：2016-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H9/04
Abstract: 本发明提供增强型堆叠式ESD电路及混合电压输入输出接口电路，所述ESD电路在传统堆叠电路的基础上增加了偏置电压传输电路和高压传输电路；偏置电压传输电路，分别与分压电路及反相器电路连接，用于实现当内部ESD总线的电压为正常上电脉冲时，偏置电压传输电路开启，将分压电路的输出电压传输到反相器电路；高压传输电路，分别与内部ESD总线及泄放电路连接，用于实现当内部ESD总线的电压为高压瞬态脉冲时，高压传输电路开启，并将高压瞬态脉冲产生的高压信号传输到泄放电路，增大ESD电路的电流泄放能力。通过本发明的增强型堆叠式ESD电路及混合电压输入输出接口电路，解决了传统堆叠式ESD电路存在泄放电流能力弱的问题。
-
Patent Agency Ranking
公开(公告)号：CN107622780A
公开(公告)日：2018-01-23
申请号：CN201710891378.9
申请日：2017-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种三维垂直型存储器读出电路及其读出方法，通过在所述读参考电流中引入位线寄生参数和位线上的漏电、字线上的漏电、垂直晶体管寄生参数、及读传输门寄生参数，以分别抵消所述半选通存储单元的位线寄生效应和位线上的漏电、字线上的漏电、第一垂直晶体管寄生效应及第一读传输门寄生效应，使所述读参考电流的瞬态值介于读低阻态电流和读高阻态电流之间，以实现消除伪读取现象，减小信号读出时间，减少误读取。通过本发明提供的三维垂直型存储器读出电路及其读出方法，解决了现有三维垂直型存储器读出电路读出时间长，存在误读取的问题。
-
公开(公告)号：CN107591179A
公开(公告)日：2018-01-16
申请号：CN201710813137.2
申请日：2017-09-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。
-
公开(公告)号：CN106875963A
公开(公告)日：2017-06-20
申请号：CN201710092925.7
申请日：2017-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C5/02 , G11C7/062 , G11C7/1051
Abstract: 本发明提供一种三维存储器读出电路及读出方法，包括：读参考电路，产生一个可以快速区分读低阻态单元电流和读高阻态单元电流的读参考电流；以及灵敏放大器。读参考电路包括参考单元、位线匹配模块、字线匹配模块和传输门寄生参数匹配模块。本发明针对三维存储器在平面和垂直方向的寄生效应和漏电，在读参考电流中引入对位线寄生参数、漏电和传输门寄生参数的匹配，在读电流中引入对电流镜寄生参数的匹配，消除了伪读取现象，减小了读出时间；且适用范围广、读出正确率高。
-
公开(公告)号：CN106410773A
公开(公告)日：2017-02-15
申请号：CN201610846364.0
申请日：2016-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02H9/04
CPC classification number: H02H9/047
Abstract: 本发明提供增强型堆叠式ESD电路及混合电压输入输出接口电路，所述ESD电路在传统堆叠电路的基础上增加了偏置电压传输电路和高压传输电路；偏置电压传输电路，分别与分压电路及反相器电路连接，用于实现当内部ESD总线的电压为正常上电脉冲时，偏置电压传输电路开启，将分压电路的输出电压传输到反相器电路；高压传输电路，分别与内部ESD总线及泄放电路连接，用于实现当内部ESD总线的电压为高压瞬态脉冲时，高压传输电路开启，并将高压瞬态脉冲产生的高压信号传输到泄放电路，增大ESD电路的电流泄放能力。通过本发明的增强型堆叠式ESD电路及混合电压输入输出接口电路，解决了传统堆叠式ESD电路存在泄放电流能力弱的问题。
-
公开(公告)号：CN106356090A
公开(公告)日：2017-01-25
申请号：CN201610744117.X
申请日：2016-08-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C2013/0042
Abstract: 本发明提供一种相变存储器读出电路及其数据读取方法，所述相变存储器读出电路至少包括：预充电电压产生模块，用于预设并产生一预充电电压；控制模块，用于在接收到外部读使能信号后，产生预充电信号；预充电模块，分别与m条所述本地位线、所述预充电电压产生模块和所述控制模块连接，用于根据所述预充电信号进行预充电，将m条所述本地位线同时充电到所述预充电电压，并在所述预充电信号结束后，停止预充电；灵敏放大器模块，与所述读位线连接，用于在停止预充电后，读取所述被选中的相变存储单元中存储的数据。本发明可以达到相对较小的随机读取时间，同时也兼顾了读取的正确性和读裕度。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.045 seconds)
