-
公开(公告)号：CN104715792B
公开(公告)日：2017-12-15
申请号：CN201310674694.2
申请日：2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率，同时还具有快速写擦功能。
-
公开(公告)号：CN104282332B
公开(公告)日：2017-10-27
申请号：CN201310290019.X
申请日：2013-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括：触发器电路本体；连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；以及状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中中的数据读出，使触发器恢复到掉电时的状态。
-
公开(公告)号：CN102820056B
公开(公告)日：2015-05-20
申请号：CN201110151742.0
申请日：2011-06-07
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: G11C13/004 , G11C13/0004 , G11C13/0026 , G11C2013/0054
Abstract: 一种相变存储器的数据读出电路，涉及一个或多个相变存储单元，每一个相变存储单元通过位线和字线与控制电路连接；所述数据读出电路包括：钳位电压产生电路，用于产生钳位电压；预充电电路，在钳位电压的控制下对位线进行快速充电；钳位电流产生电路，在钳位电压的控制下产生使位线维持在钳位平衡态时的钳位电流；钳位电流运算电路，将钳位电流进行求差和倍乘运算，增大高阻态时钳位电流和低阻态时钳位电流的差值；比较放大电路，将经过运算处理后的钳位电流与参考电流比较，输出读出结果。相比于现有技术，本发明的相变存储器的数据读出电路能有效地提高数据的读出速度、减小高低阻间的误读窗口、减小数据读出时的串扰、提高读出数据的可靠性。
-
公开(公告)号：CN103530690A
公开(公告)日：2014-01-22
申请号：CN201310533049.9
申请日：2013-10-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06N3/08
Abstract: 本发明提供一种神经元器件及神经网络，所述神经元器件包括：下加热电极；相变材料；上电极；以及周围介质材料；其中，所述神经元器件在施加恢复脉冲时转变为正常态，而在施加刺激脉冲时转变为兴奋态。该神经元器件由正常态转变为兴奋态只需要几十个纳米的时间，在由兴奋态转化为正常态只需要很小的能量消耗。同时该神经元器件具有对刺激脉冲的幅度、宽度及个数的综合响应，提供权重部分和运算部分的功能。该神经元器件结构简单，与CMOS工艺兼容，便于大量集成。所述神经网络由包含多个神经元器件的阶层神经元阵列组成，可实现信息的多通道传输与存储，而且具有学习功能，将来有望在认知计算机等领域得到应用。
-
公开(公告)号：CN102945847A
公开(公告)日：2013-02-27
申请号：CN201210500666.4
申请日：2012-11-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种具有对芯片内部低噪声干扰的静电放电防护电路。该静电放电防护电路设置在芯片中，该芯片还包括：主电路及连接所述主电路的第一电源端及第一接地端；所述静电放电防护电路至少包括：连接所述主电路的静电放电防护电路单元；连接所述静电放电防护电路单元的第二电源端及第二接地端；以及多条邦定线，分别将所述第一电源端连接至第一电源引脚、第一接地端连接至第一接地引脚、所述第二电源端连接至第二电源引脚、第二接地端连接至第二接地引脚。本发明的优点包括：能有效降低主电路所受到的噪声干扰。
-
Patent Agency Ranking
公开(公告)号：CN102831929A
公开(公告)日：2012-12-19
申请号：CN201210324598.0
申请日：2012-09-04
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的读写转换系统及方法，所述读写转换系统包括用于产生读脉冲及写脉冲的读写脉冲产生模块、用于锁存需要进行操作的目标地址的地址锁存模块、用于读取目标地址相变存储单元的数据的读模块、用于将待写入的数据写入到目标地址的相变存储单元的写模块、用于锁存所述读模块读出的目标地址的数据或者所述写模块已经写入目标地址的数据的数据锁存模块、以及用于比较目标地址的数据和待写入数据的数据比对模块。本发明能够通过控制读写次序使相变存储器自动在速度优先模式和功耗优先模式间切换，从而达到在不降低存储器系统可靠性的前提下，对于功耗优先的应用场合，最大限度地降低存储器的操作功耗的目的。
-
公开(公告)号：CN101958148B
公开(公告)日：2012-10-10
申请号：CN201010289950.2
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56
Abstract: 本发明提供一种能消除干扰的相变存储器单元，其包括：相变材料形成的相变电阻；并联在所述相变电阻两端的受控开关管；与所述相变电阻一端连接的选通管，其中，所述选通管和所述受控开关管在任意时刻工作在相反的状态，即一者处于导通状态时，另一者就处于截止状态，通过受控开关管的导通，可强制相变电阻两端的电压相等，从而有效避免干扰。此外，本发明还提供一种由能消除干扰的相变存储器单元所构成的相变存储器，该相变存储器在位线信号升高时，通过使受控开关管导通，可使相变电阻两端的电压相等，从而达到消除干扰的目的。
-
公开(公告)号：CN102497181A
公开(公告)日：2012-06-13
申请号：CN201110436258.2
申请日：2011-12-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/22
Abstract: 本发明提供一种超低功耗上电复位电路。该电路至少包括：基于阈值对电源电压进行采样以输出采样信号的电源采样电路；用于将所述采样信号整形为阶跃信号且与所述电源采样电路构成正反馈连接的整形电路；用于将所述阶跃信号予以延迟的延迟电路；用于基于所述阶跃信号及延迟后的阶跃信号来输出上电复位信号的异或电路。本电路结构简单，其通过正反馈能使电路快速进入稳定状态，有效提高抗噪性能，且电路功耗极低。
-
公开(公告)号：CN101329907B
公开(公告)日：2011-09-07
申请号：CN200810040950.1
申请日：2008-07-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种降低相变存储器编程功耗的系统及方法，在进行当前编程操作的同时，预读下一位或多位待编程的地址位，将其数据与待编程数据相比较：如果待编程数据与存储器原始存入数据相同，则不进行编程操作；如果待编程数据与存储器原始存入数据不同，则进行编程操作。由于存储器的状态处于“0”与“1”两种状态，按照概率理论，待编程数据与存储器原始数据相同的概率为50％，故该方法能够降低存储芯片50％的功耗，提高了存储单元的存储寿命，同时擦、写时间比读的时间要长，因此该发明也可提高芯片的存储速度。
-
公开(公告)号：CN101359504B
公开(公告)日：2011-08-10
申请号：CN200810041415.8
申请日：2008-08-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种高速写入相变存储器及其高速写入方法，其包括至少两个相互独立的地址寄存器、数据寄存器、SET驱动电路、列选通器、相变电阻存储阵列、行地址译码器及列地址译码器，可同时对多组对应于不同地址下的相变存储单元进行写入操作，使得数据写入周期小于传统相变存储单元的写入周期，从而提高相变存储器的写入速度。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.046 seconds)
