-
公开(公告)号：CN102130013B
公开(公告)日：2012-07-11
申请号：CN201010619508.1
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L21/762
Abstract: 本发明公开了一种具有缓冲层的SOI超结LDMOS器件制作方法，该方法首先对SOI衬底的顶层硅进行N型离子注入，使整个漂移区下方成为N型区域；然后对所述漂移区进行浅掺杂N型离子注入，在漂移区的表层形成浅掺杂N型缓冲层；之后通过版图对所形成的N型区域进行P型离子注入，在所述N型区域中形成等间隔的多个横向P型柱区，将所述N型区域划分为多个横向N型柱区，交替排列的P型柱区和N型柱区组成横向超结结构。本发明将缓冲层设于漂移区上方，可以抑制衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷平衡的影响，提高了器件的击穿电压，并且通过巧妙地调整N/P离子注入的步骤，设计版图和离子注入浓度等，进一步简化了工艺，降低了生产成本。
-
公开(公告)号：CN102130012A
公开(公告)日：2011-07-20
申请号：CN201010619485.4
申请日：2010-12-31
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L21/265
CPC classification number: H01L29/7824 , H01L29/0634 , H01L29/086 , H01L29/0878 , H01L29/66681
Abstract: 本发明公开了一种SOI超结LDMOS器件的LDD、LDS及缓冲层一体化制作方法，该方法采用SOI衬底对顶层硅进行离子注入形成交替排列的N型和P型柱区，作为漂移区的横向超结结构；然后利用多次离子注入方式对所述顶层硅中除漂移区以外的部分掺杂，形成P阱体区，制作出栅区；之后不采用版图，利用自对准工艺直接对所述SOI衬底露出的顶层硅表面进行浅掺杂N型离子注入，从而同时在漂移区的表层形成浅掺杂N型缓冲层，在源、漏区的位置分别形成LDS和LDD；最后再制作源区、漏区和体接触区完成器件。该方法制作的缓冲层处于漂移区表层，LDD和LDS以及缓冲层两步工艺一体化完成，节省版图，大大降低了工艺难度。
-
公开(公告)号：CN101916727A
公开(公告)日：2010-12-15
申请号：CN201010220370.8
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/331 , H01L21/316
CPC classification number: H01L29/7824 , H01L29/0653 , H01L29/0886 , H01L29/42368 , H01L29/66681
Abstract: 本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。
-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
公开(公告)号：CN102969244B
公开(公告)日：2015-03-25
申请号：CN201210533291.1
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。
-
Patent Agency Ranking
公开(公告)号：CN103985741A
公开(公告)日：2014-08-13
申请号：CN201410250193.6
申请日：2014-06-06
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7606 , H01L29/66037
Abstract: 本发明提供一种基于ALD的石墨烯基热电子晶体管及其制备方法，包括步骤：1)提供一重掺杂N型Si，在其表面两侧生长发射区电极；2)在所述重掺杂N型Si表面热氧化形成第一势垒；3)在所述第一势垒表面形成单层石墨层作为基区，并在其表面两侧形成基区电极；4)利用ALD工艺在所述单层石墨烯表面的基区电极之间形成第二势垒，并在第二势垒表面形成金属集电区。本发明通过制备单层石墨烯作为基区，利用石墨烯准弹道传输的性能，结合热电子的隧穿特性使热电子器件的性能更好；而利用ALD在单层石墨烯表面生长的高k金属氧化物势垒厚度可控且无针孔，质量好。另外，本发明提供制备方法具有制备精确、制备工艺流程简单、产量高的优点。
-
公开(公告)号：CN102664147A
公开(公告)日：2012-09-12
申请号：CN201210149093.5
申请日：2012-05-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/283
Abstract: 本发明介绍了一种在GaAs衬底上制备Hf基高K栅介质薄膜的方法，包括：首先提供一GaAs晶片作为衬底，并对其进行清洗，将处理好的GaAs衬底晶片放入ALD反应腔；然后利用等离子体对GaAs衬底进行等离子体原位预处理，紧接着沉积高K栅介质薄膜；最后采用氧等离子体对高K栅介质薄膜进行原位后处理。本发明通过在沉积高K栅介质薄膜之前利用等离子体原位处理对GaAs衬底进行钝化，改善了高K栅介质与GaAs衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高K栅介质薄膜形成后利用氧等离子体原位后处理提高了高K薄膜的致密度和薄膜质量。
-
公开(公告)号：CN102592974A
公开(公告)日：2012-07-18
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
公开(公告)号：CN102569070A
公开(公告)日：2012-07-11
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
公开(公告)号：CN101916727B
公开(公告)日：2012-05-09
申请号：CN201010220370.8
申请日：2010-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/331 , H01L21/316
CPC classification number: H01L29/7824 , H01L29/0653 , H01L29/0886 , H01L29/42368 , H01L29/66681
Abstract: 本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.047 seconds)
