-
公开(公告)号：CN108806243A
公开(公告)日：2018-11-13
申请号：CN201810371782.8
申请日：2018-04-24
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于Zynq‑7000的交通流量信息采集终端，属于交通控制系统信号装置的技术领域。该终端以Zynq‑7000芯片为载体，搭建了包含视频图像采集传感器、外部存储器模块、HDMI显示器的架构，使用AXI4总线进行PS模块和PL模块内部互联，设计了加速卷积神经网络计算的IP核，采用MCU驱动AXI4‑VDMA IP核和AXI4‑DMA IP核的通信架构实现了PS模块和PL模块的实时数据交互，将视频图像采集、存储、目标检测、流量统计、显示输出等功能集成单芯片上，集成度高，高速度和低延迟的数字图像处理和数据传输能够满足交通流量统计的实时性要求。
-
公开(公告)号：CN108231898A
公开(公告)日：2018-06-29
申请号：CN201711343954.2
申请日：2017-12-14
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
-
公开(公告)号：CN107766812A
公开(公告)日：2018-03-06
申请号：CN201710945484.0
申请日：2017-10-12
Applicant: 东南大学—无锡集成电路技术研究所 , 东南大学
IPC: G06K9/00
CPC classification number: G06K9/00228 , G06K9/00288 , G06K9/00986
Abstract: 本发明公开了一种基于MiZ702N的实时人脸检测识别系统，包括图像传感器、MiZ702N开发板、VGA显示器；MiZ702N开发板包括视频输入模块、存储器、CPU、神经网络加速器、视频输出模块；图像传感器采集视频信息并将信息发送到视频输入模块，之后将单帧图像存储到存储器中；CPU从存储器获取图像信息，进行图像预处理后将预处理后的图像存储到存储器中；神经网络加速器从存储器中获取预处理后的图像进行人脸检测运算和人脸识别运算，然后将运算结果返回存储器；CPU根据运算结果处理图像；视频输出模块从存储器中获取经CPU处理后的图像，最后输出数据到VGA显示器。本发明具有内部总线数据传输速度快，神经网络并行度高，实时准确检测识别人脸的优点。
-
公开(公告)号：CN107463354A
公开(公告)日：2017-12-12
申请号：CN201710565871.1
申请日：2017-07-12
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明提出了一种面向ECC(椭圆曲线密码)可伸缩串并混合并行度可变的双域Montgomery模乘电路电路，它由控制模块、Memory、寄存器组和双域流水线乘法单元组成，支持Montgomery模乘运算并行度可变，灵活的均衡Montgomery模乘运算的时间和面积开销，具有扩展性，最高可支持256bit的Montgomery模乘运算。资源约束条件下，通过降低电路模块的并行度来减少模乘的面积开销。同时可以通过增加电路的并行度来减少Montgomery模乘的运算时间。本发明可以根据使用场景灵活的在Montgomery模乘运算时间及电路面积中选择与均衡，使得采用本发明电路模块结构的ECC加密算法使用场景更加灵活。
-
公开(公告)号：CN106959723A
公开(公告)日：2017-07-18
申请号：CN201710351210.9
申请日：2017-05-18
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G05F1/567
CPC classification number: G05F1/567
Abstract: 一种宽输入范围高电源抑制比的带隙基准电压源，包括电压预调节电路和带隙基准核电路，电压预调节电路产生一个低温漂、高电源抑制比的预调节电压Vreg对带隙基准核电路进行供电，带隙基准核电路包括启动电路、负温度系数电流ICTAT产生电路、正温度系数电流IPTAT产生电路和非线性电流INL产生电路，非线性电流INL产生电路用于补偿负温度系数电流ICTAT产生电路中的高阶温度分量，通过叠加电流ICTAT、IPTAT、INL并由电流‑电压转换电路得到近似零温度系数的基准电压Vref。
-
Patent Agency Ranking
公开(公告)号：CN109192787B
公开(公告)日：2021-07-13
申请号：CN201810801921.6
申请日：2018-07-19
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本发明涉及一种具有两极肖特基控制的凹槽型阳极快恢复二极管及其制造方式，包括：阴极金属，在阴极金属的上方有N型本征区，在N型本征区的上方有阳极金属，在阴极金属上设有相互间隔分布的轻掺杂N型区域和重掺杂N型区域，轻掺杂N型区域的底部与阴极金属为肖特基接触，在N型本征区与阳极金属之间设有相互间隔分布的重掺杂P型区域和轻掺杂P型区域，并且，重掺杂P型区域的上表面低于轻掺杂P型区域的上表面，形成凹槽型阳极区域，轻掺杂P型区域与阳极金属为肖特基接触。所述两极肖特基控制的凹槽型阳极快恢复二极管的制造方法，其特征在于，通过一步刻蚀可以同时形成阳极表面和侧壁的肖特基接触。
-
公开(公告)号：CN107679010B
公开(公告)日：2020-10-23
申请号：CN201710854329.8
申请日：2017-09-20
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种面向可重构计算阵列的算子映射系统及方法，包括计算流图优化模块、节点层次排序模块、节点编码模块、节点编码解释与评价模块、节点编码初始化模块、节点编码优化模块，计算流图优化模块用于对原始计算流图进行节点的组合优化；节点层次排序模块用于对节点进行分层性排序；节点编码初始化模块用于调用节点编码模块对节点进行编码，所有节点按照顺序排列的编码组成一条编码组；节点编码解释与评价模块用于输入一条编码组，输出该编码组对应的映射结果；节点编码优化模块用于对节点编码模块获得的节点的编码组进行优化，并记录历史最有价值的编码组作为最终的映射编码组。本发明能够在稳定可控的时间内获得满意的且稳定的映射效果。
-
公开(公告)号：CN107204755B
公开(公告)日：2020-07-24
申请号：CN201710432878.6
申请日：2017-06-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: H03K3/0231 , H03K3/012 , H03K3/011
Abstract: 一种高精度的自适应张弛振荡器，利用电容预充电原理抵消设于振荡电路中的充放电控制电路产生的延时，包括振荡电路、第一电容预充电电路和第二电容预充电电路，电容预充电电路用于给振荡器充放电电容预充电，振荡电路在电容预充电电路预充电电平的基础上进行充放电，电容两次充电产生的误差延时抵消，使振荡器工作在预设的频率上，实现显著提高频率‑控制电流线性度，且本发明不是直接通过提升比较器或者RS触发器的速度来减小延时，而是通过两次充电过程抵消控制电路产生的延时以及随外界环境变化的失调的影响，显著地提高了振荡器的精度，并且具有很强的温度稳定性和电源电压抑制即自适应性。
-
公开(公告)号：CN110046565A
公开(公告)日：2019-07-23
申请号：CN201910279211.6
申请日：2019-04-09
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开一种基于Adaboost算法的人脸检测方法，步骤是：对输入的视频或图像进行预处理，包括进行灰度归一化和滤波去噪；将彩色图像的RGB空间转换为YCbCr空间，然后根据肤色色度的范围，对图像进行肤色分割；对肤色分割后的图像进行形态学处理；采用Canny边缘检测算法对形态学处理后的图像进行边缘检测；利用RHT检测图像中的椭圆，将检测出似人脸的椭圆区域抠出，作为人脸候选区域；利用Adaboost算法训练级联分类器，利用训练好的级联分类器对人脸候选区域进行人脸检测，输出人脸位置。此种人脸检测方法能够在保证检测率的同时，降低计算量，提高检测速度。
-
公开(公告)号：CN109948113A
公开(公告)日：2019-06-28
申请号：CN201910159208.0
申请日：2019-03-04
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的二维FFT加速器，MCU与外部存储器相连接，用于读取外部存储器的输入数据，并将FFT计算结果发送给外部存储器；图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区，用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据；地址产生器用于产生图片缓存区的读取地址，按照该地址读取图片缓存区中的数据送入FFT计算器；FFT计算器采用FPGA实现，包含N个FFT计算子单元，每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区，每个计算子单元均用于完成复数乘法功能和四点FFT操作；结果缓存区用于缓存FFT计算器处理后的计算结果，然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。
-
-
-
-
-
-
-
-
-
Search Results
832
records
(took 0.069 seconds)
