-
公开(公告)号：CN109980008A
公开(公告)日：2019-07-05
申请号：CN201711455438.9
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
Abstract: 本发明公开了一种CoolMOS结构，用以提高击穿电压，其中所述为该CoolMOS的制作结构，包括漂移区以及漂移区掺杂浓度的情况。该漂移区的掺杂浓度情况由虚线标出。该方法包括该漂移区制作的步骤，以及在漂移区制作的过程中调节漂移区的掺杂浓度而使其达到提高击穿电压的目的。该方法在不增加掩模板以及制造成本的前提下，提出一种新的方法来提高VDMOS的击穿电压。
-
公开(公告)号：CN109979985A
公开(公告)日：2019-07-05
申请号：CN201711452884.4
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L29/06
Abstract: 本文公开了一种提高SOI器件击穿电压的器件新结构，其中包括阶梯型埋氧层和双层复合介质埋层结构，埋氧层从源端到漏端成阶梯型，在漏洞下方为双层复合介质埋层。该阶梯型埋氧层为双面阶梯型，层复合介质埋层中间填充多晶硅，且两层埋氧层开有窗口。
-
公开(公告)号：CN109979887A
公开(公告)日：2019-07-05
申请号：CN201711454893.7
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L23/13
Abstract: 本发明提出了一种新的SOI LDMOS器件结构，涉及一种适合于高低压封装集成的大功率结构。该结构包括半导体衬底层，介质埋层，顶层硅以及场氧层。其中介质埋层采用低K介质材料，顶层硅中漂移区采用分区梯级掺杂，漂移区上表面淀积场氧层，器件栅、漏级采用场板技术。
-
公开(公告)号：CN107546182A
公开(公告)日：2018-01-05
申请号：CN201610460520.X
申请日：2016-06-23
Applicant: 上海北京大学微电子研究院
IPC: H01L23/06 , H01L23/373
Abstract: 本发明提出一种石墨烯缓冲层结构，以提高功率器件的散热效率，增强导电性及应力释放。该结构包括：包围管芯的石墨烯缓冲层结构及其与管芯接触的触点。所述石墨烯缓冲层结构尺寸根据管芯尺寸不同而变化，略大于管芯尺寸，将整个管芯包裹在内。所述触点根据不同类型的管芯，其数目和位置也略有不同。
-
公开(公告)号：CN113133159A
公开(公告)日：2021-07-16
申请号：CN201911390970.6
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: H05B47/10
Abstract: 本发明提供了一种适用于发光二极管(LED)驱动的原边控制恒流实现电路，以消除传统恒流实现电路中的光藕和分离运算放大器。对于工作于不连续模式的芯片来说，原边控制技术直接在变压器的辅助绕组采样输出电压，用电路采样输出端续流二极管放电的时间和芯片的工作周期，通过设定这两个时间的比值为常数以实现恒流。其中所述原边控制电路包括：电流基准产生模块，电流镜模块，采集输出二极管放电时间的模块，采集芯片工作周期的模块和比较器模块。电流基准产生模块产生电流基准，电流镜模块镜像不同的电流对两个电容充电，这两个电容分别采集续流二级管放电时间和工作周期，当两个电容的电压相等的时候打开功率开关管以实现恒流。
-
Patent Agency Ranking
公开(公告)号：CN113131944A
公开(公告)日：2021-07-16
申请号：CN201911392641.5
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: H03M3/00
Abstract: 本发明公开了一种新型的减少开关电容采样噪声的技术，基于开关电容的采样技术，与传统的采样技术相比，该发明通过额外增加一个采样阶段的电容，大幅度降低采样过程中由于开关电阻引入的热噪声，该热噪声往往是电路精度的瓶颈，另一方面，该额外引入的采样电容并不会对开关电容的积分阶段产生影响。
-
公开(公告)号：CN113128161A
公开(公告)日：2021-07-16
申请号：CN201911392661.2
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G06F30/39 , G06F30/20 , G06F111/06 , G06F119/08
Abstract: 本发明公开了一种集成电路封装的电、热特性协同设计方法与流程。其特征在于在设计阶段充分考虑封装设计的热、电学特性对集成电路性能的影响，同时与核心的集成电路设计进行协同优化，可以根据成本和实现复杂度等因素从封装设计和电路设计两方面优化系统性能，提高封装设计的灵活性。设计方法及流程主要包括封装的物理设计，电学参数提取，热学参数提取，集成电路设计，考虑封装和集成电路的混合模式仿真，输出满足设计要求的集成电路设计及封装的物理设计。
-
公开(公告)号：CN113125829A
公开(公告)日：2021-07-16
申请号：CN201911392656.1
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G01R19/00
Abstract: 本发明公开了一种高精度片上功率管电流检测电路的新结构。该结构首先采集待检测MOS管的电流；采用片上MOS管检测结构，将采集到的电流进行三级以上缩小，获得检测电流，所获得的检测电流与MOS管上的电流有很好的相关线性度，精度高。该结构包括：电流采集模块，用于采集待检测MOS管的电流；片上MOS管检测模块，用于将电流采集模块采集的电流进行三级以上缩小，获得检测电流。
-
公开(公告)号：CN109977440A
公开(公告)日：2019-07-05
申请号：CN201711456525.6
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提供了大尺寸匹配晶体管参数化模块单元，以提高绘制版图的效率，改善版图的稳定性，其中所述的带参数的大尺寸匹配晶体管模块单元，由两个固定匹配连接关系的晶体管组成。所述模块单元可以随时调整它的栅面积，根据实际版图允许面积，优化匹配精确度。所述模块单元，采用完全的共质心版图结构，提高版图紧凑性。
-
公开(公告)号：CN108447844A
公开(公告)日：2018-08-24
申请号：CN201810449124.6
申请日：2018-05-11
Applicant: 上海北京大学微电子研究院
IPC: H01L23/495
Abstract: 本发明提出了一种模组化QFN封装结构，包括所述封装结构包括单个或多个芯片基岛，所述模组包括至少两种功能芯片，所述芯片设置在所述芯片基岛内，所述芯片集成在一个封装结构内。解决了传统电路所需外部组件数量过多、设计复杂性高、系统可靠性不足、热学和电学性能差等问题。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.06 seconds)
