公开(公告)号：CN104576861B

公开(公告)日：2019-04-12

申请号：CN201410562329.7

申请日：2014-10-21

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  卓泳助 ,  金在均 ,  金柱成 ,  朴永洙 ,  蔡秀熙

IPC: H01L33/12 ,  H01L33/00

Abstract: 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。

公开(公告)号：CN103489896B

公开(公告)日：2017-09-01

申请号：CN201310231295.9

申请日：2013-06-09

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  金在均 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L29/06 ,  H01L21/02 ,  H01L33/12

CPC classification number: H01L29/267 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/0254 ,  H01L29/16 ,  H01L29/2003 ,  H01L33/007 ,  H01L33/12

Abstract: 本发明公开了一种氮化镓基半导体器件及其制造方法。所述氮化镓基半导体器件包括同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。

公开(公告)号：CN103137656B

公开(公告)日：2017-08-25

申请号：CN201210345304.2

申请日：2012-09-17

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  金在均 ,  蔡秀熙 ,  洪贤基

IPC: H01L29/04 ,  H01L29/06 ,  H01L21/02 ,  C30B25/18

CPC classification number: C30B25/186 ,  C30B29/06 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02658

Abstract: 本发明公开了硅衬底及其制造方法和外延结构及其制造方法。通过形成裂纹减少部可以减少硅衬底中的裂纹的形成和传播。该硅衬底包括硅主体部和形成在硅主体部周围的硅边缘部。裂纹减少部形成在硅衬底的硅边缘部上，使得该裂纹减少部的晶面的方向是随机取向的。

公开(公告)号：CN102420278B

公开(公告)日：2015-11-25

申请号：CN201110295166.7

申请日：2011-09-26

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  李在垣 ,  朴永洙 ,  金峻渊

IPC: H01L33/12 ,  H01L33/14 ,  H01L33/02 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0259 ,  H01L21/02642 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括基底、位于所述基底上的缓冲层和位于所述缓冲层上的多个氮化物半导体层。所述半导体器件还包括位于所述多个氮化物半导体层之间的至少一个掩蔽层和至少一个夹层。所述至少一个夹层位于所述至少一个掩蔽层上。

公开(公告)号：CN103578926A

公开(公告)日：2014-02-12

申请号：CN201310347252.7

申请日：2013-08-09

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  金在均 ,  金柱成 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L21/02

CPC classification number: H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

Abstract: 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1-x-yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。

公开(公告)号：CN103137656A

公开(公告)日：2013-06-05

申请号：CN201210345304.2

申请日：2012-09-17

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  金在均 ,  蔡秀熙 ,  洪贤基

IPC: H01L29/04 ,  H01L29/06 ,  H01L21/02 ,  C30B25/18

CPC classification number: C30B25/186 ,  C30B29/06 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02658

Abstract: 本发明公开了硅衬底及其制造方法和外延结构及其制造方法。通过形成裂纹减少部可以减少硅衬底中的裂纹的形成和传播。该硅衬底包括硅主体部和形成在硅主体部周围的硅边缘部。裂纹减少部形成在硅衬底的硅边缘部上，使得该裂纹减少部的晶面的方向是随机取向的。

公开(公告)号：CN103035705A

公开(公告)日：2013-04-10

申请号：CN201210367105.1

申请日：2012-09-28

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

Abstract: 本发明提供了高电子迁移率晶体管（HEMT），包括：基板；HEMT叠层，与基板间隔开；以及虚设绝缘层（PIL），设置在基板与HEMT叠层之间。PIL层包括具有不同相的至少两种材料。PIL层定义空的空间，该空的空间在中间部分比在该空的空间的入口处更宽。