公开(公告)号：CN119031705A

公开(公告)日：2024-11-26

申请号：CN202410197691.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 宣潒珪 ,  崔高鹭 ,  金孝燮 ,  安濬爀 ,  车银京 ,  崔东珉 ,  崔相炫

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：衬底，包括单元阵列区域和位于单元阵列区域附近的核心区域，单元阵列区域包括暴露有源区的直接接触孔；掩埋接触部，在单元阵列区域中，掩埋接触部连接到存储元件；直接接触部，在单元阵列区域中，该直接接触部包括上层和下层，上层包括金属，并且下层在直接接触孔中与有源区直接接触并且包括该金属的硅化物；位线，与直接接触部的上层接触；以及字线，与位线交叉。

公开(公告)号：CN117295328A

公开(公告)日：2023-12-26

申请号：CN202310300364.0

申请日：2023-03-24

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金钟珉 ,  金孝燮 ,  金熙中 ,  朴素贤 ,  安浚爀 ,  尹灿植 ,  李明东 ,  郑宇陈 ,  崔祐荣

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 一种半导体器件，包括：单元有源图案，包括彼此间隔开的第一部分和第二部分；在单元有源图案的第一部分和第二部分之间的栅极结构；在单元有源图案的第一部分上的位线接触；在单元有源图案的第二部分上的连接图案；以及与位线接触和连接图案接触的单元分离图案，其中单元分离图案包括与连接图案接触的第一侧壁和与位线接触接触的第二侧壁，单元分离图案的第二侧壁的上部与位线接触接触，并且单元分离图案的第二侧壁的下部与位线接触间隔开。

公开(公告)号：CN115988872A

公开(公告)日：2023-04-18

申请号：CN202210802234.2

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  安濬爀 ,  李明东 ,  金熙中 ,  李基硕 ,  李志勋 ,  黄有商

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：第一杂质区，位于基底中；第一位线，跨越基底并且连接到第一杂质区；位线接触件，位于第一位线与第一杂质区之间；以及接触欧姆层，位于位线接触件与第一杂质区之间，其中，位线接触件的底表面的宽度大于接触欧姆层的底表面的宽度。

公开(公告)号：CN115411039A

公开(公告)日：2022-11-29

申请号：CN202210591218.3

申请日：2022-05-26

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金孝燮 ,  崔宰福 ,  安容奭 ,  安濬爀 ,  李基硕 ,  李明东 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

公开(公告)号：CN111326517A

公开(公告)日：2020-06-23

申请号：CN201910840843.5

申请日：2019-09-06

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  金熙中 ,  李明东 ,  全辰桓

IPC: H01L27/11524 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本发明涉及包括间隔物的半导体器件和制造该半导体器件的方法。该半导体器件包括：衬底；第一杂质注入区域和第二杂质注入区域，在衬底上并彼此间隔开；存储节点接触，与第一杂质注入区域接触，存储节点接触包括具有第一宽度的上接触和在上接触的下部处的具有大于第一宽度的第二宽度的下接触；位线，电连接到第二杂质注入区域并配置为跨过衬底；位线节点接触，在位线和第二杂质注入区域之间；以及间隔物，在存储节点接触和位线之间以及存储节点接触和位线节点接触之间。