公开(公告)号：CN117279390A

公开(公告)日：2023-12-22

申请号：CN202310736174.3

申请日：2023-06-20

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  金容锡

IPC: H10B53/20 ,  H10B53/30 ,  H10B53/40 ,  H10B53/50

Abstract: 一种三维铁电随机存储器(3D FeRAM)器件包括：电容器结构，包括在基板上的第一电容器电极、围绕第一电容器电极的侧壁的铁电图案以及围绕并接触铁电图案的外侧壁的多个第二电容器电极，第一电容器电极在基本上垂直于基板的上表面的垂直方向上延伸，所述多个第二电容器电极在垂直方向上彼此间隔开；存取晶体管，包括在第一电容器电极上的沟道层、围绕沟道层的外侧壁的栅极绝缘层以及围绕栅极绝缘层的外侧壁的栅电极；在沟道层上的导电焊盘；在导电焊盘上的接触插塞；以及在接触插塞上的位线。

公开(公告)号：CN116916659A

公开(公告)日：2023-10-20

申请号：CN202310413110.X

申请日：2023-04-18

Applicant: 三星电子株式会社

Inventor： 朴玄睦 ,  李奉镕

IPC: H10B51/20 ,  H10B51/50 ,  H10B12/00

Abstract: 一种半导体器件，包括：在第一方向上延伸的栅电极、穿过栅电极的第一和第二垂直结构、第一上互连结构和第二上互连结构，第一和第二垂直结构包括背栅电极、铁电材料层、沟道层和栅极绝缘层，第一上互连结构包括在第二方向上延伸的位线、电连接到第一垂直结构的第一背栅电极的下表面的第一接触插塞、以及在第二方向上在位线之间延伸并且电连接到第一接触插塞的第一背栅极互连，第二上互连结构包括电连接到第二垂直结构的第二背栅电极的上表面的第二接触插塞、以及在第二方向上延伸并且电连接到第二接触插塞的第二背栅极互连。

公开(公告)号：CN116634775A

公开(公告)日：2023-08-22

申请号：CN202310181732.4

申请日：2023-02-21

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  早川幸夫 ,  金兑泳 ,  朴玄睦 ,  赵始衍

IPC: H10B43/35 ,  H10B41/35 ,  H10B51/30 ,  H10B51/20 ,  H10B43/27 ,  H10B41/27 ,  H01L29/24 ,  H10B80/00

Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置，包括：源极结构；栅电极，在垂直于源极结构的上表面的第一方向上彼此间隔开并且堆叠；以及沟道结构，在第一方向上延伸穿过栅电极，并且包括介电层、电荷存储层、隧穿层、沟道层和掩埋半导体层。介电层在栅电极和电荷存储层之间。隧穿层在电荷存储层和沟道层之间。沟道层在隧穿层和掩埋半导体层之间。沟道层的下部的外表面与源极结构接触，并且介电层包括铁电材料，沟道层包括氧化物半导体材料，并且掩埋半导体层包括硅(Si)。

公开(公告)号：CN111916129A

公开(公告)日：2020-11-10

申请号：CN202010272691.6

申请日：2020-04-09

Applicant: 三星电子株式会社

Inventor： 裵敏敬 ,  金泰勋 ,  禹明勋 ,  李奉镕 ,  黄斗熙

IPC: G11C16/14

Abstract: 一种非易失性存储器设备的操作方法，其中该非易失性存储器设备包括单元串，其中该单元串包括串联在位线与共源极线之间并堆叠在垂直于基板的方向上的多个单元晶体管，该方法包括：对多个单元晶体管中的擦除控制晶体管进行编程；以及在擦除控制晶体管被编程之后，将擦除电压施加到共源极线或位线，并且将擦除控制电压施加到连接到擦除控制晶体管的擦除控制线，其中，擦除控制电压小于擦除电压且大于接地电压，并且其中，擦除控制晶体管在多个单元晶体管中的接地选择晶体管与共源极线之间，或者在多个单元晶体管中的串选择晶体管与位线之间。

公开(公告)号：CN111162089A

公开(公告)日：2020-05-15

申请号：CN201910628158.6

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 李奉镕 ,  金泰勋 ,  裵敏敬 ,  禹明勋

IPC: H01L27/11582 ,  H01L27/11578

Abstract: 提供了一种垂直半导体装置。所述垂直半导体装置可以包括多个沟道连接图案、下绝缘层、支撑层、堆叠结构和沟道结构。沟道连接图案可以接触基底。下绝缘层可以形成在沟道连接图案上。支撑层可以形成在下绝缘层上以与沟道连接图案间隔开。支撑层可以包括掺杂有杂质的多晶硅。堆叠结构可以形成在支撑层上，堆叠结构可以包括绝缘层和栅电极以形成存储器单元串。沟道结构可以穿过堆叠结构、支撑层和下绝缘层。沟道结构可以包括电荷存储结构和沟道。沟道可以接触沟道连接图案。电荷存储结构和沟道可以设置为面对栅电极和支撑层。支撑层可以作为GIDL(栅极感应漏极泄漏)晶体管的栅极。

公开(公告)号：CN108122925A

公开(公告)日：2018-06-05

申请号：CN201711234274.7

申请日：2017-11-29

Applicant: 三星电子株式会社

Inventor： 崔茂林 ,  李奉镕 ,  林濬熙

IPC: H01L27/11582 ,  H01L27/1157

CPC classification number: H01L29/1037 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 公开了一种三维半导体存储器件。该三维半导体存储器件包括：公共源极区域、在公共源极区域之间的电极结构、穿透电极结构的第一沟道结构以及在第一沟道结构之间并穿透电极结构的第二沟道结构。所述电极结构包括垂直堆叠在衬底上的电极。所述第一沟道结构包括第一半导体图案和第一垂直绝缘层。所述第二沟道结构包括围绕第二半导体图案的第二垂直绝缘层。所述第二垂直绝缘层的底面低于第一垂直绝缘层的底面。