-
公开(公告)号：CN117596889A
公开(公告)日：2024-02-23
申请号：CN202311006304.4
申请日：2023-08-10
Applicant: 三星电子株式会社
Abstract: 本公开涉及非易失性存储器件。所述非易失性存储器件包括其中具有外围电路的第一芯片以及堆叠在第一芯片上并且包括存储块的第二芯片。第二芯片包括：公共源极线，公共源极线具有板形形状并且在第一方向和第二方向上延伸；第一虚设公共源极线和第二虚设公共源极线，第一虚设公共源极线和第二虚设公共源极线设置在与公共源极线相同的高度水平；上部绝缘层，上部绝缘层覆盖公共源极线以及第一虚设公共源极线和第二虚设公共源极线；以及第一虚设接触插塞和第二虚设接触插塞，第一虚设接触插塞和第二虚设接触插塞在第三方向上延伸，并且分别电连接到第一虚设公共源极线和第二虚设公共源极线，并且用作垂直电容器的电极。
-
公开(公告)号：CN117320454A
公开(公告)日：2023-12-29
申请号：CN202310321497.6
申请日：2023-03-29
Applicant: 三星电子株式会社
Abstract: 提供一种三维半导体存储器装置和电子系统。三维半导体存储器装置包括第一衬底、第一衬底上的外围电路结构和外围电路结构上的单元阵列结构。单元阵列结构包括：堆叠结构，其包括在第一方向上延伸的栅电极；源极结构，其在堆叠结构上；以及第二衬底，其与源极结构接触。源极结构包括第二衬底与堆叠结构之间的第一源极导电图案以及第一源极导电图案上的第二源极导电图案。第二源极导电图案包括第一源极导电图案和第二衬底之间的第一源极部分、穿过第二衬底并沿第一方向延伸的源极连接部分、以及位于第二衬底上并通过源极连接部分连接到第一源极部分的第二源极部分。
-
公开(公告)号：CN114582881A
公开(公告)日：2022-06-03
申请号：CN202111128617.8
申请日：2021-09-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , G11C16/04
Abstract: 提供了非易失性存储器装置和包括其的数据存储系统。所述非易失性存储器装置包括：第一结构，包括至少一个第一存储器平面；以及第二结构，接合到第一结构并且包括至少一个第二存储器平面，其中，包括在第一结构中的所述至少一个第一存储器平面的数量与包括在第二结构中的所述至少一个第二存储器平面的数量不同。
-
公开(公告)号：CN114497067A
公开(公告)日：2022-05-13
申请号：CN202110957498.0
申请日：2021-08-19
Applicant: 三星电子株式会社
IPC: H01L27/11573
Abstract: 一种半导体器件，包括：单元区域，包括第一衬底、第一衬底上的栅电极、穿过栅电极延伸的沟道结构、单元接触插塞、贯通接触插塞和第一接合焊盘；第一外围电路区域，包括所述第一接合焊盘上的第二接合焊盘；第二外围电路区域，连接到第一外围电路区域；以及第二衬底，在第一外围电路区域与第二外围电路区域之间，第二衬底包括第一外围电路区域中的第一表面和第二外围电路区域中的第二表面，其中，第二外围电路区域包括第二表面上的器件；以及，穿过第二衬底竖直地延伸并且连接到第一外围电路区域的贯通电极。
-
公开(公告)号：CN114446983A
公开(公告)日：2022-05-06
申请号：CN202111083772.2
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件，包括：下电路图案，位于下基板上；下接合图案，位于下电路图案上，所述下接合图案包括导电材料并电连接到下电路图案；上接合图案，位于下接合图案上并接触下接合图案，并且包括导电材料；无源器件，位于上接合图案上，并且包括导电材料且接触上接合图案中的一个；栅电极结构，位于无源器件上，包括在第一方向上彼此间隔开的栅电极，每个栅电极在第二方向上延伸，并且栅电极在第二方向上的延伸长度以阶梯方式从最下层级向最上层级增加；通道，延伸穿过栅电极结构的至少一部分；以及上基板，位于通道上。
-
Patent Agency Ranking
公开(公告)号：CN119072128A
公开(公告)日：2024-12-03
申请号：CN202311870650.7
申请日：2023-12-29
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置及其制造方法和包括半导体装置的电子系统。所述半导体装置包括：栅极堆叠结构，包括在绝缘部分上交替的栅电极和绝缘层；沟道结构，与绝缘部分交叉，并且延伸穿过栅极堆叠结构；以及水平导电层，在绝缘部分与栅极堆叠结构之间连接到沟道结构，水平导电层包括具有掺杂剂的掺杂单晶半导体层。
-
公开(公告)号：CN118540956A
公开(公告)日：2024-08-23
申请号：CN202311501657.1
申请日：2023-11-13
Applicant: 三星电子株式会社
IPC: H10B80/00 , G06F13/16 , G11C16/08 , G11C16/30 , G11C16/10 , G11C16/26 , G11C29/42 , G11C29/44 , H01L23/488 , H01L21/50 , H01L21/60
Abstract: 提供了存储装置、非易失性存储器封装件及其制造方法。所述非易失性存储器封装件包括：被配置为堆叠的第一非易失性存储器件；被配置为堆叠的第二非易失性存储器件；以及接口芯片，其通过接合通道连接到外部装置，通过第一接合通道连接到一个所述第一非易失性存储器件，并且通过第二接合通道连接到一个所述第二非易失性存储器件，其中，所述接口芯片包括：连接到所述接合通道的输入/输出焊盘；连接到所述第一接合通道的第一输入/输出焊盘；以及连接到所述第二接合通道的第二输入/输出焊盘，其中，所述第一输入/输出焊盘和所述第二输入/输出焊盘针对每个通道交替地布置，用于跨通道屏蔽。
-
公开(公告)号：CN118215291A
公开(公告)日：2024-06-18
申请号：CN202311716950.X
申请日：2023-12-14
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件以及包括半导体器件的数据存储系统。一种半导体器件包括与第二半导体结构重叠的第一半导体结构，第二半导体结构具有第一区域和第二区域并包括：板层；栅电极，在第一方向上彼此间隔开；沟道结构，穿过栅电极；栅极分隔区，在第二方向上延伸；第一和第二上隔离区，将上栅电极分成在相邻的栅极分隔区之间的第一、第二和第三子栅电极；以及接触插塞，在第一方向上延伸，第一和第二上隔离区中的每个具有在第三方向上延伸的区域，第一子栅电极具有第一焊盘区和第二焊盘区，该第一焊盘区在第四方向上具有第一宽度，该第二焊盘区在第四方向上具有比第一宽度窄的第二宽度，第一子栅电极连接到接触插塞中的一个。
-
公开(公告)号：CN118076112A
公开(公告)日：2024-05-24
申请号：CN202311496893.9
申请日：2023-11-10
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件和包括该半导体存储器件的电子系统。所述半导体存储器件包括：单元基板，包括第一表面和与所述第一表面相反的第二表面；第一模制堆叠件，包括依次堆叠在所述第一表面上的多个第一栅电极；第二模制堆叠件，包括依次堆叠在所述第一模制堆叠件上的多个第二栅电极；第一沟道结构，在相对于所述第一表面的第一方向上延伸并且与所述多个第一栅电极和所述多个第二栅电极交叉；以及输入/输出焊盘，位于所述第二表面上，其中，所述第一模制堆叠件包括暴露所述第二模制堆叠件的一部分的模制开口，并且所述输入/输出焊盘的至少一部分在所述第一方向上与所述模制开口交叠。
-
公开(公告)号：CN117812914A
公开(公告)日：2024-04-02
申请号：CN202310540532.3
申请日：2023-05-15
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统，所述三维半导体存储器装置可以包括：第一基底；外围电路结构，在第一基底上，外围电路结构包括在外围电路结构的上部中的第一接合垫；以及单元列阵结构，在外围电路结构上。单元阵列结构可以包括第二基底、置于外围电路结构与第二基底之间的堆叠件、包围堆叠件的第一绝缘层、穿透第一绝缘层的虚设插塞、在虚设插塞上的第二绝缘层、以及置于堆叠件与外围电路结构之间并连接到虚设插塞的第二接合垫。第一接合垫可以接触第二接合垫，并且虚设插塞可以电连接到第一接合垫和第二接合垫。虚设插塞的顶表面可以接触第二绝缘层。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.026 seconds)
