-
公开(公告)号：CN117135926A
公开(公告)日：2023-11-28
申请号：CN202211679497.5
申请日：2022-12-26
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H01L21/768
Abstract: 公开了三维半导体存储器件和电子系统。三维半导体存储器件包括：第一衬底，包括单元阵列区和接触区；在第一衬底上的外围电路结构；在外围电路结构上的单元阵列结构，其中，单元阵列结构包括交替堆叠的层间介电层和栅电极、在堆叠结构上的介电层、以及在堆叠结构上的第二衬底；模制结构，贯穿堆叠结构并包括电介质材料；以及第一贯通结构和第二贯通结构，贯穿模制结构并且彼此间隔开。
-
公开(公告)号：CN116896891A
公开(公告)日：2023-10-17
申请号：CN202310324949.6
申请日：2023-03-29
Applicant: 三星电子株式会社
Abstract: 本公开涉及一种半导体器件和包括该半导体器件的电子系统。该半导体器件包括：第一半导体结构，包括下接合结构；以及第二半导体结构，包括设置在第一半导体结构上的第二基板、在垂直于第二基板的下表面的第一方向上堆叠并彼此间隔开的栅电极、接合到下接合结构的上接合结构、设置在第二基板的上表面上并电连接到沟道层且包括金属材料的板导电层、以及穿透全部栅电极并在垂直于第一方向的第二方向上延伸的隔离结构。隔离结构包括垂直导电层，该垂直导电层从板导电层延伸并与板导电层集成，并且包括与板导电层的金属材料相同的金属材料。
-
公开(公告)号：CN108089992B
公开(公告)日：2023-10-13
申请号：CN201711156987.6
申请日：2017-11-20
Applicant: 三星电子株式会社
IPC: G06F12/02
Abstract: 提供了操作非易失性存储器装置的方法。在操作非易失性存储器装置的方法中，响应于擦除命令和地址，在包括第一子块和相邻于第一子块的第二子块的第一存储器块中选择待擦除的第一子块。第一子块包括与多条字线连接的存储器单元，所述多条字线包括相邻于第二子块的至少一条边界字线和除了所述至少一条边界字线之外的内部字线。将擦除电压施加到形成有第一存储器块的基底。基于施加到基底的擦除电压的电压电平，在正在对第一子块执行的擦除操作期间，将第一擦除偏置条件施加到所述至少一条边界字线并将不同于第一擦除偏置条件的第二擦除偏置条件施加到内部字线。
-
公开(公告)号：CN116171046A
公开(公告)日：2023-05-26
申请号：CN202211496656.8
申请日：2022-11-24
Applicant: 三星电子株式会社
Abstract: 半导体存储器件具有外围逻辑结构，该外围逻辑结构包括外围逻辑衬底和外围逻辑衬底上的外围逻辑绝缘膜。单元阵列结构包括顺序堆叠在外围逻辑结构上的单元衬底和源极结构。旁路过孔将单元衬底和外围逻辑衬底电连接。旁路过孔在单元衬底上具有在第一方向和第二方向中的至少一个方向上延伸的线形。第一方向和第二方向平行于单元衬底的上表面。
-
公开(公告)号：CN115332266A
公开(公告)日：2022-11-11
申请号：CN202210433790.7
申请日：2022-04-24
Applicant: 三星电子株式会社
IPC: H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括第一基底结构和第二基底结构，第一基底结构包括基底、电路元件和第一键合金属层，第二基底结构连接到第一基底结构。第二基底结构包括：板层；栅电极，在第一方向上堆叠在板层下方；分离区域，穿透栅电极并且在第二方向上延伸并在第二方向上彼此间隔开；绝缘区域，从板层的上表面延伸并且穿透板层和在分离区域之间的栅电极中的至少一个；以及第二键合金属层，连接到第一键合金属层。绝缘区域具有倾斜的侧表面，使得绝缘区域的宽度在朝向第一基底结构的方向上减小。
-
Patent Agency Ranking
公开(公告)号：CN115206984A
公开(公告)日：2022-10-18
申请号：CN202210276622.1
申请日：2022-03-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11578
Abstract: 提供了一种三维半导体存储器装置和电子系统。所述三维半导体存储器装置可以包括：第一衬底，其包括单元阵列区域和单元阵列接触区域；外围电路结构，其位于第一衬底上；以及单元阵列结构。单元阵列结构可以包括：堆叠件，其位于外围电路结构上；位于单元阵列区域上并且穿透堆叠件的第一竖直沟道结构和第二竖直沟道结构；以及第二衬底，其连接到第一竖直沟道结构和第二竖直沟道结构。堆叠件可以位于外围电路结构与第二衬底之间。第二衬底可以包括第一部分和第二部分。第一部分可以接触第一竖直沟道结构，并且可以掺杂第一导电类型。第二部分可以接触第二竖直沟道结构，并且可以掺杂与第一导电类型不同的第二导电类型。
-
公开(公告)号：CN115020417A
公开(公告)日：2022-09-06
申请号：CN202210194758.8
申请日：2022-03-01
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11524 , H01L27/11548 , H01L27/11529 , H01L27/11582 , H01L27/1157 , H01L27/11575 , H01L27/11573
Abstract: 提供半导体器件和包括该半导体器件的数据存储系统。所述半导体器件包括：第一半导体结构，所述第一半导体结构包括第一衬底、位于所述第一衬底上的电路器件、位于所述电路器件上的下互连结构和电连接到所述下互连结构的下接合结构；以及第二半导体结构，所述第二半导体结构设置在所述第一半导体结构上，并且包括第二衬底、在与所述第二衬底的下表面垂直的第一方向上堆叠并彼此间隔开的栅电极、穿过所述栅电极并在所述第一方向上延伸的沟道结构以及电连接到所述栅电极和所述沟道结构并接合到所述下接合结构的上接合结构。所述第二半导体结构还包括连接到所述第二衬底的上部的第一通路、与所述第一通路和所述第二衬底间隔开的第二通路以及接触插塞。
-
公开(公告)号：CN118804596A
公开(公告)日：2024-10-18
申请号：CN202311545566.8
申请日：2023-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置、半导体装置的制造方法和电子系统。半导体装置包括接合电路和单元区。单元区包括衬底、基底存储器部和接合存储器部。在此，基底存储器部包括：位于衬底上并且具有第一表面和第二表面的第一栅极堆叠结构，穿透第一栅极堆叠结构的第一沟道结构，以及位于第二表面上并且连接到第一沟道结构的基底接合焊盘。接合存储器部包括：具有接合到基底存储器部的第三表面和接合到电路区的第四表面的第二栅极堆叠结构，穿透第二栅极堆叠结构的第二沟道结构，在第三表面中连接到第二沟道结构并接合到基底接合焊盘的第一接合焊盘，以及在第四表面中连接到第二沟道结构并接合到电路区的第二接合焊盘。
-
公开(公告)号：CN118785709A
公开(公告)日：2024-10-15
申请号：CN202410120775.6
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括栅电极结构、第一分割图案、第二分割图案和存储沟道结构。每个栅电极结构包括在衬底上沿与所述衬底的上表面基本上垂直的第一方向彼此间隔开的多个栅电极。每个栅电极沿与衬底的上表面基本上平行的第二方向延伸。栅电极结构在与上表面基本上平行并且与第二方向交叉的第三方向上彼此间隔开。第一分割图案在衬底上在栅电极结构之间沿所述第二方向延伸。第二分割图案在衬底上沿所述第三方向延伸，并且位于栅电极结构在第二方向上的端部的侧壁上。存储沟道结构沿第一方向延伸穿过每个栅电极结构。
-
公开(公告)号：CN117479539A
公开(公告)日：2024-01-30
申请号：CN202310526060.6
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H10B43/27
Abstract: 提供了一种三维半导体存储器装置以及包括其的电子系统。该存储器装置包括：基板；外围电路结构，其位于基板上；以及单元阵列结构，其位于外围电路结构上并且包括单元阵列区域和单元阵列接触区域。单元阵列结构包括：包括交替地层叠的层间绝缘层和栅电极的层叠结构、顺序地层叠在层叠结构上的第一源极导电图案、第二源极导电图案和第三源极导电图案。第一源极导电图案至第三源极导电图案包括彼此不同的材料。包括穿过层叠结构延伸到第一源极导电图案的下部中的垂直沟道结构。第一源极导电图案至第三源极导电图案从单元阵列区域延伸到单元阵列接触区域。垂直沟道结构包括与第一源极导电图案接触的垂直半导体图案。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.043 seconds)
