-
公开(公告)号:CN104885220A
公开(公告)日:2015-09-02
申请号:CN201380060831.1
申请日:2013-11-25
申请人: 吉林克斯公司
IPC分类号: H01L27/02 , H01L27/11 , G11C11/412
CPC分类号: H01L23/552 , G11C11/4125 , H01L21/02697 , H01L27/0207 , H01L27/1104 , H01L2924/0002 , H01L2924/00012 , H01L2924/00
摘要: 描述具有提升辐射抗扰度的集成电路。所述集成电路包括衬底;形成于所述衬底上且具有存储器单元的N型晶体管的P阱;及形成于所述衬底上且具有所述存储器单元的P型晶体管的N阱;其中所述N阱具有用于容纳所述P型晶体管的最小尺寸。
-
公开(公告)号:CN104704379A
公开(公告)日:2015-06-10
申请号:CN201380050136.7
申请日:2013-05-22
申请人: 吉林克斯公司
IPC分类号: G01R31/319 , G01R31/28 , G01R31/317
CPC分类号: G01R31/31926 , G01R31/2812 , G01R31/31717 , G01R31/31723 , H01L2224/16225 , H01L2924/15311
摘要: 一种集成电路(IC),包括:布线电路系统,其在该集成电路的多个布线层(116,202)中包含复数条讯号线路区段(206,208);以及复数个微凸块接点(118,204,222),其被耦合至该布线电路系统。该集成电路包含复数个测试电路(102-104,220,302),被耦合至该复数条讯号线路区段所组成的相应子集。每一个测试电路被配置成用以连接该相应子集中的微凸块接点,以便形成第一组(230,320)菊链以及第二组(232,322)菊链。每一个测试电路被配置成用以测试该第一组菊链与第二组菊链的开路,并且测试该第一组菊链与第二组菊链之间的短路。每一个测试电路被配置成用以决定被侦测到之开路的位置并且决定被侦测到之短路的位置。
-
公开(公告)号:CN104685845A
公开(公告)日:2015-06-03
申请号:CN201380049608.7
申请日:2013-05-22
申请人: 吉林克斯公司
发明人: 朱利安·M·凯因
摘要: 一种设备包含多个信道(250),其中所述信道中的每一者包含非同步缓冲器(210)、延时确定块(211)、分接头选择电路(220)以及可变延迟(202)。延时定位器(212)经配置以从所述信道中识别最长延时,且经耦合以将所述最长延时(219)提供到所述信道中的每一者的所述分接头选择电路(220)。对于所述信道(250)中的每一者而言:所述延时确定块(211)经耦合至所述非同步缓冲器(210)以确定所述非同步缓冲器的延时值(218);所述分接头选择电路(220)经耦合以接收所述延时值(218)以及所述最长延时(219);所述分接头选择电路(220)经耦合至所述可变延迟(202);并且所述分接头选择电路(220)经配置以响应于所述延时值以及所述最长延时来选择所述可变延迟(202)的分接头中的一分接头。
-
公开(公告)号:CN104255085A
公开(公告)日:2014-12-31
申请号:CN201280072533.X
申请日:2012-11-29
申请人: 吉林克斯公司
发明人: 保罗·Y·吴
IPC分类号: H05K1/02
CPC分类号: H05K1/0221 , H05K1/0242 , H05K1/0251 , H05K2201/09672 , H05K2201/098 , H05K2201/09854
摘要: 一种电气电路结构(100)可能包含利用第一导体层所形成的第一迹线(105)以及利用第二导体层所形成的第二迹线(110)。该第一迹线可能垂直对齐该第二迹线。该电气电路结构可能包含由介于该第一导体层和该第二导体层之间的第三导体层之中的导体材料所形成的通孔区段(115)。该通孔区段可能接触该第一迹线和该第二迹线,以便形成被配置成用以在平行于该第一导体层的方向中传送电气信号的第一导体结构。
-
公开(公告)号:CN102576051B
公开(公告)日:2014-11-19
申请号:CN201080028914.9
申请日:2010-02-19
申请人: 吉林克斯公司
IPC分类号: G01R31/3185
CPC分类号: G01R31/318544 , H01L2224/16145
摘要: 一种集成电路装置包含堆叠裸片(102)和基础裸片(101),所述基础裸片(101)具有探测垫(306,111到116),直接耦合到所述基础裸片的测试逻辑(305,104),以实施用于测试所述集成电路装置的扫描链。所述基础裸片进一步包含:触点(107),安置于所述基础裸片的背侧上;以及穿裸片通孔(310,121-128),耦合到所述触点,且耦合到所述基础裸片的可编程逻辑(550、314、105)。所述基础裸片还包含:第一探测垫(111),经配置以耦合测试输入;第二探测垫(112),经配置以耦合测试输出;以及第三探测垫(113),经配置以耦合控制信号。所述基础裸片的测试逻辑(305)经配置以耦合到所述堆叠裸片的额外测试逻辑(405),以实施所述扫描链。所述探测垫(306,111到116)直接耦合到所述测试逻辑(305,104),使得无需所述可编程逻辑(550,314,105)的配置来实施所述扫描链。
-
公开(公告)号:CN104106115A
公开(公告)日:2014-10-15
申请号:CN201280069104.7
申请日:2012-09-28
申请人: 吉林克斯公司
CPC分类号: G11C7/1075 , G11C5/04 , G11C29/023 , G11C29/028
摘要: 本发明提供一种包含多个存储块(208)、第一组存取端口(204)以及第二组存取端口(206)的存储器布置(200)。路由电路(209)将所述第一组和第二组存取端口中的每一对耦合到所述存储块中的相应者。每一对包含来自所述第一组的第一存取端口以及来自所述第二组的第二存取端口。所述第一存取端口具有对所述相应存储块的第一部分的写入存取权,但不具有对所述存储块的第二部分的写入存取权,以及具有对所述第二部分的读取存取权,但不具有对所述第一部分的读取存取权。所述第二存取端口具有对所述第二部分的写入存取权,但不具有对所述第一部分的写入存取权,以及具有对所述第一部分的读取存取权,但不具有对所述第二部分的读取存取权。
-
公开(公告)号:CN104067518A
公开(公告)日:2014-09-24
申请号:CN201280066716.0
申请日:2012-08-31
申请人: 吉林克斯公司
IPC分类号: H03K19/0185 , H04L25/02
CPC分类号: H03K19/018521 , H04L25/0264
摘要: 描述了集成电路的驱动器电路。所述驱动器电路包括:信号节点(122),其经耦合以接收所述集成电路的输出信号;电感器电路(106),其具有与在第一终端与第二终端之间的电感器(118)串联耦合的电阻器(16),其中所述第一终端耦合到所述信号节点;静电放电保护电路(130),其耦合到所述电感器电路的所述第二终端;以及输出节点(104),其耦合到所述电感器电路的所述第二终端。还公开了一种产生输出信号的方法。
-
公开(公告)号:CN102461105B
公开(公告)日:2014-09-10
申请号:CN201080026770.3
申请日:2010-02-11
申请人: 吉林克斯公司
发明人: 裘恩·杰纳克 , 克里斯多夫·H·迪克
IPC分类号: H04L25/03
CPC分类号: H04L25/03242 , H04B7/04 , H04L25/0246 , H04L2025/03426
摘要: 本发明提供检测在接收天线(112到118)处从发射天线(102到108)接收到的通信的系统及方法。每个发射天线发射星座中的一符号。球形检测器(140)执行深度优先搜索,直到所述深度优先搜索响应于向所述球形检测器请求所述结果的终止信号(160)而终止为止。所述深度优先搜索响应于在所述接收天线(206)处接收到的所述通信而评估一个或一个以上叶节点的相应距离。所述深度优先搜索响应于所述相应距离(210)而从这些节点中选择所述结果。所述结果包括选定的叶节点,其识别每个发射天线所用的所述星座中的对应符号,此经检测的符号由所述发射天线(212)发射。
-
公开(公告)号:CN102439933B
公开(公告)日:2014-08-13
申请号:CN201080018623.1
申请日:2010-04-22
申请人: 吉林克斯公司
发明人: 瑞哈温达·M·瑞欧 , 克里斯多夫·H·迪克
CPC分类号: H04L27/2614 , H04L27/3411
摘要: 本发明描述用于进行信号处理以针对集成电路(100)使用有界误差向量幅度来最小化正交频分多路复用(“OFDM”)或正交频分多址(“OFDMA”)信号的峰均值功率比的方法和设备。执行主动星座图扩展(“ACE”)迭代。识别在所述ACE迭代之后位于有界区(520、620)外部的符号。响应于误差向量幅度目标来确定所述有界区(520、620)。将所识别的符号平移到所述有界区(520、620)。
-
公开(公告)号:CN103959652A
公开(公告)日:2014-07-30
申请号:CN201280054848.1
申请日:2012-08-17
申请人: 吉林克斯公司
发明人: 克里斯多夫·E·尼利 , 高登·J·布莱诺
IPC分类号: H03K19/177
CPC分类号: H03K19/17732 , H01L2924/1011 , H01L2924/14 , H03K19/1733 , H03K19/17728 , H04L45/74
摘要: 集成电路可以包括根据第一时钟频率可操作的可编程电路(270),以及存储器块(205)。所述存储器块可以包括具有至少一个数据端口的存储元件(210)以及耦合到所述存储元件的数据端口上并且耦合到所述可编程电路上的存储器处理器(215)。所述存储器处理器可以根据比所述第一时钟频率更高的第二时钟频率可操作。此外,所述存储器处理器可以为硬连线的并且专用于执行所述存储器块的存储元件中的操作。
-
-
-
-
-
-
-
-
-