-
公开(公告)号：CN101609800B
公开(公告)日：2010-12-29
申请号：CN200910053504.9
申请日：2009-06-19
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/31 , H01L21/762 , H01L21/84 , H01L21/20 , H01L21/02
Abstract: 一种制备混合晶向半导体衬底的方法，包括如下步骤：提供键合衬底，所述键合衬底包括剥离层、第一半导体层以及腐蚀停止层；提供第二半导体支撑衬底，所述第二半导体支撑衬底表面具有第二晶面；在第一半导体层或者第二半导体支撑衬底表面形成媒介层，或者在第一半导体层和第二半导体支撑衬底的表面均形成媒介层；将第二半导体支撑衬底与键合衬底键合；采用选择性腐蚀工艺除去剥离层和腐蚀停止层；对键合后衬底进行退火。本发明的优点在于，利用高温退火消除键合界面的由亲水键合导致的自然氧化层的办法，能够制备出全局混合晶向体硅衬底，并且该全局混合晶向半导体衬底的表面半导体层具有良好的厚度均匀性。
-
公开(公告)号：CN101916776A
公开(公告)日：2010-12-15
申请号：CN201010225623.0
申请日：2010-07-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/78612
Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOIMOS器件在体区积累的空穴，从而有效抑制SOIMOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。
-
公开(公告)号：CN101901754A
公开(公告)日：2010-12-01
申请号：CN201010211448.X
申请日：2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 本发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法，包括如下步骤：提供支撑衬底与器件衬底；在支撑衬底或器件衬底的表面生长绝缘层；在绝缘层中注入纳米晶改性离子；通过绝缘层将支撑衬底与器件衬底键合在一起；实施键合后的退火加固。本发明的优点在于，通过对工艺顺序的巧妙调整，在不影响其他工艺的前提下，将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的，从而不会影响到器件层的晶格完整性，提高了所制备的SOI材料的晶体质量。
-
公开(公告)号：CN101872737A
公开(公告)日：2010-10-27
申请号：CN201010102139.9
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/74 , H01L21/336 , H01L29/78
CPC classification number: H01L29/78612 , H01L21/266 , H01L29/1087 , H01L29/66772 , H01L29/78624
Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN101794712A
公开(公告)日：2010-08-04
申请号：CN201010102138.4
申请日：2010-01-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/74
CPC classification number: H01L21/26586 , H01L29/66545 , H01L29/78615
Abstract: 本发明公开了一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于：对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。本发明通过大角度离子注入的方法，在源区下方制备重掺杂的P型区，源区下方的重掺杂P区与重掺杂的N型源区形成隧道结，从而有效抑制浮体效应，同时还具有不会增加芯片面积，制造工艺简单，与常规CMOS工艺相兼容等优点。
-
Patent Agency Ranking
公开(公告)号：CN101724909A
公开(公告)日：2010-06-09
申请号：CN200910200125.8
申请日：2009-12-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 一种三维光子晶体制备方法，利用二氧化硅或氮化硅作为掩模层，通过氧离子注入方法将掩模层上的所需图形转移到硅衬底材料内，在硅衬底内形成第一层二氧化硅结构，接着再外延单晶硅并平坦化外延层表面，沉积掩模层、光刻刻蚀、氧离子注入并退火等形成第二层二氧化硅结构，重复上述步骤n次，直至构建完成设计所需的三维光子晶体结构。该方法与半导体工艺完全兼容，可以制备大面积的三维光子晶体，并可根据需要切割成较小尺寸，具有高效、低成本的优势，在光电集成器件中，具有广泛的应用前景。
-
公开(公告)号：CN101710585A
公开(公告)日：2010-05-19
申请号：CN200910199725.7
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/04 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/823807 , H01L21/84 , H01L27/0688 , H01L27/1203 , H01L29/42392
Abstract: 本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
-
公开(公告)号：CN101710584A
公开(公告)日：2010-05-19
申请号：CN200910199723.8
申请日：2009-12-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/78 , H01L29/16 , H01L29/06 , H01L29/10
CPC classification number: H01L21/845 , H01L21/823807 , H01L21/823821 , H01L27/1211 , H01L29/42392 , H01L29/78696
Abstract: 本发明公开了一种混合材料积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为Ge材料，所述的第二沟道为Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，增大了沟道横截面积，提高了器件的驱动电流而同时又保持器件的电完整性，并可避免多晶硅栅耗尽及短沟道效应。
-
公开(公告)号：CN101266176A
公开(公告)日：2008-09-17
申请号：CN200810036214.9
申请日：2008-04-18
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于硅硅键合的绝缘体上硅(SOI)的高温压力传感器芯片及制作方法，属于传感器芯片领域。其特征在于支撑硅衬底上的浅槽和导气孔都是通过各向异性腐蚀形成，通过控制腐蚀时间获得适当的浅槽深度可以实现器件的过压保护。将支撑硅衬底与倒扣的SOI片进行键合，对SOI片的背面进行减薄和抛光后在剩余的顶层硅上制备力敏电阻。由于采用SOI的氧化埋层来实现敏感元件和弹性元件的隔离，器件在高温环境下仍能正常工作。
-
公开(公告)号：CN101110428A
公开(公告)日：2008-01-23
申请号：CN200710043680.5
申请日：2007-07-11
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种应用于MEMS领域的多层SOI材料及制备方法，其特征在于采用SOI(Silicon－On－Insulator绝缘体上的硅)材料或者具有类SOI的多层复合结构衬底，采用硅硅直接键合或熔融键合、结合研磨和抛光或者智能剥离的方法获得具有晶体硅层和绝缘埋层相叠分布的多层结构的SOI材料。该材料可便利的实现特定的MEMS复杂器件的制造，精确控制器件中的某些特征尺寸，从而完善SOI之于MEMS的应用。对于一些沟槽隔离的微机械加工的微电子器件，该材料也是其实现单片集成的有效解决方案。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.052 seconds)
