公开(公告)号：CN106952920B

公开(公告)日：2021-12-24

申请号：CN201611236524.6

申请日：2016-12-28

Applicant: 瑞萨电子株式会社

Inventor： 津田是文 ,  山下朋弘

IPC: H01L27/11521 ,  H01L27/11568

Abstract: 本公开涉及半导体器件及其制造方法。当存储单元形成在第一鳍之上且低击穿电压晶体管形成在第二鳍之上时，用于划分存储单元区域中的第一鳍的第一沟槽的深度被制成为大于用于划分逻辑区域中的第二鳍的第二沟槽的深度。从而，在垂直于半导体衬底的主面的方向上，存储单元区域中的第一鳍的上表面和元件隔离区域的底表面之间的距离大于逻辑区域中的第二鳍的上表面与元件隔离区域的底表面之间的距离。

公开(公告)号：CN113765835A

公开(公告)日：2021-12-07

申请号：CN202110591792.4

申请日：2021-05-28

Applicant: 瑞萨电子株式会社

Inventor： 石见幸一 ,  藤井谦雄

IPC: H04L25/49 ,  H04B1/40

Abstract: 本公开的各实施例涉及半导体器件和解码方法。本发明是为了在采样频率不大于数据传输频率的情况下减少对由变化引起的误差边缘的检测。一种半导体器件包括：数据接收电路，被配置为在第一时间接收第一数据并且在第二时间接收第二数据；以及边缘识别电路，被配置为设置范围并且检测该范围中包含的边缘。边缘识别电路包括测量电路，该测量电路被配置为测量从第一数据的接收到第二数据的接收所花费的第一时段，并且被配置为基于第一时段来确定其中检测到由数据接收电路所接收的数据中包含的边缘的范围。

公开(公告)号：CN106469723B

公开(公告)日：2021-12-07

申请号：CN201610548391.X

申请日：2016-07-13

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC: H01L27/02 ,  H01L27/11563 ,  H01L27/11568

Abstract: 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

公开(公告)号：CN107039393B

公开(公告)日：2021-11-26

申请号：CN201611153554.0

申请日：2016-12-14

Applicant: 瑞萨电子株式会社

Inventor： 仮屋崎修一

IPC: H01L23/498 ,  H01L23/66

Abstract: 一种半导体器件，其具有增强的性能。半导体器件具有高速传输路径，该高速传输路径包括：第一耦合部，用于使半导体芯片与中介层电耦合；第二耦合部，用于使中介层与布线衬底耦合；以及外部端子，该外部端子形成在布线衬底的底面上。高速传输路径包括：第一传输部，该第一传输部位于中介层中以使第一和第二耦合部电耦合；以及第二传输部，该第二传输部位于布线衬底中以使第二耦合部与外部端子电耦合。高速传输路径与校正电路耦合，其中一个边缘与位于第二传输部中途的分支部耦合，并且另一个边缘与电容元件耦合，并且电容元件形成在中介层中。

公开(公告)号：CN107026128B

公开(公告)日：2021-11-19

申请号：CN201710016857.6

申请日：2017-01-11

Applicant: 瑞萨电子株式会社

Inventor： 槙山秀树

IPC: H01L21/84 ,  H01L27/12 ,  H01L29/786 ,  H01L21/336

Abstract: 本公开涉及半导体装置的制造方法和半导体装置。将用作偏移间隔膜并且形成在偏移监测区域中的绝缘膜的厚度被管理为形成在SOTB晶体管STR的栅极电极的侧壁表面等之上的偏移间隔膜的厚度。当所测量的厚度在标准厚度的容差内时，设置标准注入能量和标准剂量。当所测量的厚度小于标准厚度时，设置分别低于其标准值的注入能量和剂量。当所测量的厚度大于标准厚度时，设置分别高于其标准值的注入能量和剂量。

公开(公告)号：CN107251032B

公开(公告)日：2021-11-05

申请号：CN201580076260.X

申请日：2015-08-26

Applicant: 瑞萨电子株式会社

Inventor： 石见幸一 ,  若尾淳 ,  中谷孝

IPC: G06F21/10 ,  G06F9/445

Abstract: 具备执行软件的执行装置和与执行装置结合的软件存储装置的许可管理方法具备存储表示承诺软件的许可的许可数的许可信息的许可存储装置，具备许可管理工序，在许可管理工序中，在下载被请求承诺许可的软件时，基于存储于许可存储部的许可信息，控制将所下载的软件向所述软件存储装置的保存或由执行装置的执行。

公开(公告)号：CN106158598B

公开(公告)日：2021-11-02

申请号：CN201610312858.0

申请日：2016-05-12

Applicant: 瑞萨电子株式会社

Inventor： 萩原琢也

IPC: H01L21/027 ,  G03F7/20

Abstract: 本发明涉及一种半导体器件的制造方法。提高了半导体器件的可靠性。在制造方法中，在圆形半导体衬底上方形成待处理膜，并且在其上方形成其表面具有抗水性质的抗蚀剂膜。随后，通过对半导体衬底的外周区域选择性执行第一晶片边缘曝光，降低圆形半导体衬底的外周区域中的抗蚀剂层的抗水性质，然后对抗蚀剂层执行液体浸没曝光。随后，对圆形半导体衬底的外周区域执行第二晶片边缘曝光，然后，将对已经被执行第一晶片边缘曝光、液体浸没曝光和第二晶片边缘曝光的抗蚀剂层显影，使得通过使用显影的抗蚀剂层来蚀刻待处理膜。

公开(公告)号：CN113554051A

公开(公告)日：2021-10-26

申请号：CN202110373107.0

申请日：2021-04-07

Applicant: 瑞萨电子株式会社

Inventor： 浜田正一 ,  平野浩次 ,  木村翔

IPC: G06K9/62 ,  G06K9/68 ,  G06K9/00 ,  H03K17/96

Abstract: 本公开涉及一种半导体装置、字符识别装置以及字符识别方法。该半导体装置包括：检测触摸键组的电容的传感器，触摸键组包括以矩阵布置的多个触摸键；以及控制装置，该控制装置被配置为基于由传感器检测到的多个触摸键的电容的改变和采样图案来执行字符识别，该采样图案是轨迹的时间序列数据。

公开(公告)号：CN106486159B

公开(公告)日：2021-10-26

申请号：CN201610743715.5

申请日：2016-08-26

Applicant: 瑞萨电子株式会社

Inventor： 渡边直也 ,  伊贺上太

IPC: G11C15/04

Abstract: 提供了一种半导体器件。减少了TCAM器件的消耗电流。半导体器件包括多个子阵列，每个子阵列包括TCAM单元阵列。每个子阵列搜索输入搜索数据的相应部分。当相应的第一控制信号被激活时，每个子阵列在没有搜索的情况下对每个条目输出表示匹配的搜索结果。

公开(公告)号：CN105280690B

公开(公告)日：2021-09-28

申请号：CN201510413155.2

申请日：2015-07-14

Applicant: 瑞萨电子株式会社

Inventor： 土屋秀昭 ,  木村央 ,  井手隆 ,  国宗依信

IPC: H01L29/417

Abstract: 本发明公开了一种可提高电极的电迁移耐力的技术。漏极电极(DE)的一部分形成于漏极垫(DP)的侧面(DSF)中。此时，漏极电极(DE)与漏极垫(DP)一体形成，且在俯视下从侧面(DSF)起在第1方向(y方向)上延伸。凹部(DRE)位于在俯视下与漏极电极(DE)重合的区域上。漏极电极(DE)的至少一部分填埋在凹部(DRE)中。从第1方向(y方向)上看，凹部(DRE)中面向漏极垫(DP)的侧面(侧面RDS)嵌入漏极垫(DP)中。