-
公开(公告)号：CN117709258B
公开(公告)日：2024-07-02
申请号：CN202311711252.0
申请日：2023-12-12
Applicant: 南京邮电大学
IPC: G06F30/3312 , G06N3/0442 , G06N3/06
Abstract: 本发明公开基于图神经网络的路径时序预测方法，属于计算，推算或计数的技术领域。该方法包括：提出一种将电路门级网表转化为电路时序路径图的方法，将时序路径上的门单元的特征用特征向量表示，通过邻接矩阵表示时序路径中门单元的连接关系；使用图神经网络和自注意力机制，通过输入时序路径的门单元特征向量和邻接矩阵，预测路径的延迟数据。将图神经网络和自注意力机制结合到静态时序分析中，进行延迟计算，保留了时序路径中门单元的连接拓扑关系，同时保留了时序路径中整条路径的全局信息，从而提高了神经网络的预测精度，进而提高时序分析精度和运行效率。
-
公开(公告)号：CN118153519A
公开(公告)日：2024-06-07
申请号：CN202410576189.2
申请日：2024-05-10
Applicant: 南京邮电大学
IPC: G06F30/398
Abstract: 本发明公开了一种基于自适应LDG方法的集成电路互连线寄生电容提取方法，该方法主要分为两个部分。第一部分是在计算区域中进行渐变的初始网格剖分，靠近导体的区域采用密网格，远离导体的区域采用粗网格，降低初始网格规模。第二部分是在网格自适应算法框架下循环求解电势函数满足的拉普拉斯方程并计算出寄生电容，直到电容值满足给定要求。每次循环中，通过判断电容值是否满足要求，决定结束计算还是继续加密网格。当电容值不满足要求时，根据后验误差估计对网格进行精准加密，生成新的自适应网格，进入下一次循环。本发明基于后验误差估计生成自适应网格，提高集成电路互连线寄生电容提取的精度，降低计算存储和时间。
-
公开(公告)号：CN118072805A
公开(公告)日：2024-05-24
申请号：CN202410472375.1
申请日：2024-04-19
Applicant: 南京邮电大学
IPC: G11C29/12 , G06N3/0464 , G06N3/048 , G06N3/092
Abstract: 本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。
-
公开(公告)号：CN117872103A
公开(公告)日：2024-04-12
申请号：CN202410269404.4
申请日：2024-03-11
Applicant: 南京邮电大学
IPC: G01R31/3185 , G11C29/56 , G11C29/54
Abstract: 本发明公开了一种通用测试芯粒，用于对若干个待测芯粒进行测试，测试芯粒包括芯粒测试控制电路模块、测试数据分发电路模块、存储器测试配置电路模块和芯粒测试接口电路模块；芯粒测试控制电路模块用于为待测芯粒提供测试数据、配置测试模式；测试数据分发电路模块用于从测试数据总线分发每个所述待测芯粒所需的测试数据；存储器测试配置电路模块用于为待测芯粒的存储器提供测试电路，自动生成测试矢量；芯粒测试接口电路模块用于通过芯粒测试接口为待测芯粒在上下左右任意方向传输测试数据；本发明将芯粒系统所需的共享的测试资源嵌入其中，满足芯粒系统测试即插即用的策略，为芯粒系统提供了全面、灵活、高效的测试方案。
-
公开(公告)号：CN109034379B
公开(公告)日：2024-02-27
申请号：CN201811187834.2
申请日：2018-10-12
Applicant: 南京邮电大学
IPC: G06N3/06
Abstract: 本发明针对忆阻器作为处理器电子元器件的的特殊要求，提出一种由类脑器件忆阻器搭建的神经元及神经元电路，能够实现类似人类神经元细胞的信号存储和处理，并且其单个神经元细胞上面可扩充性地连接成百上千个忆阻器，这为忆阻器的大规模的使用提供了十分可行的电路设计方式。结合其他类的电子器件诸如CMOS管、Selector、纳米导线、以及脉冲设计方面的知识，在本发明中创造性地解决了忆阻器作为处理器核心器件所设计的神经元细胞在生物学方面所面临的多突触连接、正向刺激、反向刺激、细胞核存储、突触前端、突出后端等生物学方面的设计问题，实现（正向和反向）信号在神经元之内的处理和神经元之间的传递，并搭建了相应的神经元细胞和神经元网络电路。
-
Patent Agency Ranking
公开(公告)号：CN117278020A
公开(公告)日：2023-12-22
申请号：CN202311259662.6
申请日：2023-09-27
Applicant: 南京邮电大学
IPC: H03K19/17704 , H03K19/094 , H03K19/20 , G06F30/394
Abstract: 本发明公开了一种基于阻变元件的可编程阻态电路，包括阻变元件、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管以及异或XOR逻辑门，异或XOR逻辑门的两个输入端分别连接编程信号Cro1与Cro2，通过对编程信号Cro1、Cro2分别施加特定时间的电压，实现对阻变元件阻态的编程操作；利用忆阻器的阻变特性与非易失性，通过对编程信号Cro1、Cro2的输入控制，分别实现阻态的上升、下降和维持。本发明对忆阻器阻态的编程的操作，可应用于多种忆阻器模拟电路中调节电路参数，并且结构简单、操作方便、响应速度快，为可编程模拟电路方面提供了新思路。
-
公开(公告)号：CN116994634B
公开(公告)日：2023-12-12
申请号：CN202311246741.3
申请日：2023-09-26
Applicant: 南京邮电大学
Abstract: 本发明提出一种忆阻器阵列故障测试电路，属于忆阻器测试技术领域。该测试电路包括写电路，读电路，1T1R存储单元，传输电路，四个完全相同的DFT电路；并且，写电路和读电路分别与1T1R存储单元连接，1T1R存储单元与传输电路连接，传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路，根据不同的忆阻器模型设定参考电流来检测故障，所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的，其优势在于能检测出忆阻器阵列特有的故障，并且所需的测试序列更加简单；本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比，检测时间更短，效率更
-
公开(公告)号：CN116402010B
公开(公告)日：2023-11-21
申请号：CN202310523803.4
申请日：2023-05-10
Applicant: 南京邮电大学
IPC: G06F30/394 , G06F30/398 , G06F18/243
-
公开(公告)号：CN116994634A
公开(公告)日：2023-11-03
申请号：CN202311246741.3
申请日：2023-09-26
Applicant: 南京邮电大学
Abstract: 本发明提出一种忆阻器阵列故障测试电路，属于忆阻器测试技术领域。该测试电路包括写电路，读电路，1T1R存储单元，传输电路，四个完全相同的DFT电路；并且，写电路和读电路分别与1T1R存储单元连接，1T1R存储单元与传输电路连接，传输电路以同样的方式与四个相同的DFT电路连接。本发明提出的忆阻器阵列故障测试电路，根据不同的忆阻器模型设定参考电流来检测故障，所提出的忆阻器阵列故障测试电路是基于数模混合环境实现的，其优势在于能检测出忆阻器阵列特有的故障，并且所需的测试序列更加简单；本发明提出的忆阻器阵列故障测试电路能同时和四种参考电流对比，检测时间更短，效率更高。
-
公开(公告)号：CN116454848B
公开(公告)日：2023-09-12
申请号：CN202310721690.9
申请日：2023-06-19
Applicant: 南京邮电大学
IPC: H02H9/02 , G01R19/165 , H02H1/00 , H03K17/687
Abstract: 本发明公开了一种高压开关功率管限流保护电路、PCB板及其控制器，其中限流保护电路包括目标开关功率管NM0、外部输入电源、使能输入端、采样单元、第一开关单元、第二开关单元、电压比较单元和参考电压发生单元。本发明通过采样单元、第一开关单元和第二开关单元配合使用，使本限流保护电路在功能关闭状态和功能开启状态之间切换；整个电路结构无需额外增加基准电压模块，即使在高压条件下也能够实现电压比较，并可直接将比较结果转换成低压逻辑信号；采用源级电流比较器，具有带宽高及响应速度快的特点。
-
-
-
-
-
-
-
-
-
Search Results
303
records
(took 0.137 seconds)
