-
公开(公告)号：CN118409191A
公开(公告)日：2024-07-30
申请号：CN202410581057.9
申请日：2024-05-11
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明公开一种芯粒延迟故障测试电路及方法，属于测量、测试的技术领域。该电路包含绑定在芯粒每个输出引脚的数字转换输入单元C、绑定在输入引脚的时间数字转换输出单元、初始化模块和芯粒测试访问控制电路。所有数字转换单元串联形成TDC链，将待测TSV传播延时分割成连续小的时间间隔在TDC链上传播并转换为数字信号，观测是否存在延迟故障；芯粒测试访问控制电路控制测试路径的配置、测试模式的选择以及TDC链的移位、更新、捕获操作。本发明针对芯粒延迟故障测试需求，提出一种高精度的测试电路，该测试电路无需增加额外的测试端口且测试精度突破了门级延迟的限制。
-
公开(公告)号：CN117517932A
公开(公告)日：2024-02-06
申请号：CN202311844340.8
申请日：2023-12-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明属于超大规模集成电路可测性设计领域，公开了一种芯粒间TSV测试电路及测试方法，通过芯粒测试配置电路配置测试路径、测试指令和读写数据寄存器；通过读写数据寄存器组接收测试向量和捕获测试响应；通过TSV阵列测试控制电路控制TSV测试的初始化、测试、捕获操作；通过地址解码电路选择TSV阵列中的待测行；通过测试向量生成电路生成测试TSV所需的测试向量；通过比较电路判断测试TSV是否存在故障；通过TSV接收阵列和TSV发送阵列控制测试向量在TSV上的发送与测试响应的接收。本发明所提出的测试电路满足芯粒间TSV的测试需求，减少了硬件面积的占用，测试过程高度自动化，芯粒测试成本下降。
-
Patent Agency Ranking
公开(公告)号：CN117517932B
公开(公告)日：2024-03-12
申请号：CN202311844340.8
申请日：2023-12-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/28
Abstract: 本发明属于超大规模集成电路可测性设计领域，公开了一种芯粒间TSV测试电路及测试方法，通过芯粒测试配置电路配置测试路径、测试指令和读写数据寄存器；通过读写数据寄存器组接收测试向量和捕获测试响应；通过TSV阵列测试控制电路控制TSV测试的初始化、测试、捕获操作；通过地址解码电路选择TSV阵列中的待测行；通过测试向量生成电路生成测试TSV所需的测试向量；通过比较电路判断测试TSV是否存在故障；通过TSV接收阵列和TSV发送阵列控制测试向量在TSV上的发送与测试响应的接收。本发明所提出的测试电路满足芯粒间TSV的测试需求，减少了硬件面积的占用，测试过程高度自动化，芯粒测试成本下降。
-
公开(公告)号：CN116467997B
公开(公告)日：2023-09-26
申请号：CN202310520554.3
申请日：2023-05-10
Applicant: 南京邮电大学
IPC: G06F30/394
Abstract: 本发明公开基于决策协商算法的多实例化分块布图下的顶层布线方法，有效解决多实例化分块布线难以布通、用时过长、路径过长等问题，属于计算、推算或计数的技术领域。本发明提出一种非均匀划分网格形式拟定备选点集，确定端点间布线的可选通道；通过决策提取和决策评价算法处理多实例化产生的路径冗余和短路问题，在候选决策集上通过改进BFS算法确定可行解，在可行解中循环进行决策评价，淘汰低分决策，确定曼哈顿路径最短的最优解。通过实验分析证明本发明所提方法在合理时间范围内可以解决多实例化模块的顶层布线问题，在路径长度方面得到了较优解。
-
公开(公告)号：CN116467997A
公开(公告)日：2023-07-21
申请号：CN202310520554.3
申请日：2023-05-10
Applicant: 南京邮电大学
IPC: G06F30/394
Abstract: 本发明公开基于决策协商算法的多实例化分块布图下的顶层布线方法，有效解决多实例化分块布线难以布通、用时过长、路径过长等问题，属于计算、推算或计数的技术领域。本发明提出一种非均匀划分网格形式拟定备选点集，确定端点间布线的可选通道；通过决策提取和决策评价算法处理多实例化产生的路径冗余和短路问题，在候选决策集上通过改进BFS算法确定可行解，在可行解中循环进行决策评价，淘汰低分决策，确定曼哈顿路径最短的最优解。通过实验分析证明本发明所提方法在合理时间范围内可以解决多实例化模块的顶层布线问题，在路径长度方面得到了较优解。
-
公开(公告)号：CN118072805B
公开(公告)日：2024-08-13
申请号：CN202410472375.1
申请日：2024-04-19
Applicant: 南京邮电大学
IPC: G11C29/12 , G06N3/0464 , G06N3/048 , G06N3/092
Abstract: 本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。
-
公开(公告)号：CN118072805A
公开(公告)日：2024-05-24
申请号：CN202410472375.1
申请日：2024-04-19
Applicant: 南京邮电大学
IPC: G11C29/12 , G06N3/0464 , G06N3/048 , G06N3/092
Abstract: 本发明公开了一种存储器测试分组与调度的方法及系统，该方法首先根据存储器的约束条件对存储器进行分类，对于每一类存储器按照存储器之间的位置距离或存储器的层级限制进行分组，测试时每组存储器共享同一个控制器；然后使用强化学习模型对所有存储器进行测试调度，得到最优测试时间下所有存储器的串并行测试方案；该强化学习模型根据存储器的测试功耗和测试时间设置奖励函数；本发明既保证了尽可能少的存储器测试分组数量，减少了额外测试电路的占比，并且在测试功耗的约束下，减少测试时间。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
