公开(公告)号：CN117517932A

公开(公告)日：2024-02-06

申请号：CN202311844340.8

申请日：2023-12-29

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  刘小婷 ,  魏梦凡 ,  张学伟 ,  解维坤 ,  孙海燕 ,  徐彬彬 ,  姚佳飞 ,  王子轩 ,  郭宇锋

IPC: G01R31/28

Abstract: 本发明属于超大规模集成电路可测性设计领域，公开了一种芯粒间TSV测试电路及测试方法，通过芯粒测试配置电路配置测试路径、测试指令和读写数据寄存器；通过读写数据寄存器组接收测试向量和捕获测试响应；通过TSV阵列测试控制电路控制TSV测试的初始化、测试、捕获操作；通过地址解码电路选择TSV阵列中的待测行；通过测试向量生成电路生成测试TSV所需的测试向量；通过比较电路判断测试TSV是否存在故障；通过TSV接收阵列和TSV发送阵列控制测试向量在TSV上的发送与测试响应的接收。本发明所提出的测试电路满足芯粒间TSV的测试需求，减少了硬件面积的占用，测试过程高度自动化，芯粒测试成本下降。

公开(公告)号：CN117517932B

公开(公告)日：2024-03-12

申请号：CN202311844340.8

申请日：2023-12-29

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  刘小婷 ,  魏梦凡 ,  张学伟 ,  解维坤 ,  孙海燕 ,  徐彬彬 ,  姚佳飞 ,  王子轩 ,  郭宇锋

IPC: G01R31/28

Abstract: 本发明属于超大规模集成电路可测性设计领域，公开了一种芯粒间TSV测试电路及测试方法，通过芯粒测试配置电路配置测试路径、测试指令和读写数据寄存器；通过读写数据寄存器组接收测试向量和捕获测试响应；通过TSV阵列测试控制电路控制TSV测试的初始化、测试、捕获操作；通过地址解码电路选择TSV阵列中的待测行；通过测试向量生成电路生成测试TSV所需的测试向量；通过比较电路判断测试TSV是否存在故障；通过TSV接收阵列和TSV发送阵列控制测试向量在TSV上的发送与测试响应的接收。本发明所提出的测试电路满足芯粒间TSV的测试需求，减少了硬件面积的占用，测试过程高度自动化，芯粒测试成本下降。

公开(公告)号：CN110414158A

公开(公告)日：2019-11-05

申请号：CN201910705941.8

申请日：2019-07-31

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  张琦 ,  孟媛 ,  孙海燕 ,  王子轩 ,  徐彬彬 ,  郭宇锋

IPC: G06F17/50

Abstract: 本发明提供一种叠层芯片热性能优化方法，所述优化方法步骤为步骤一：根据芯片各个组件的初始尺寸和相应的材料仿真获得芯片的初始结温值；步骤二：选取影响结温的七种因素，并确定合适的正交表；步骤三：采用正交表的极差分析得到影响趋势图，观察图中各个因素在不同取值情况下的变化范围从而得到影响结温的主要因素以及各个因素的最优值；步骤四：将各个因素的最优值组合后仿真获得最优结温，将最优结温与之前的初始结温作比较，发现结温有明显下降，芯片热性能得到优化。采用所述优化方法后，最终结温的优化值比初始结温值降低8.38%。

公开(公告)号：CN110895635A

公开(公告)日：2020-03-20

申请号：CN201910717061.2

申请日：2019-08-05

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 蔡志匡 ,  张琦 ,  孙海燕 ,  王子轩 ,  徐彬彬 ,  郭宇锋

IPC: G06F30/20

Abstract: 一种高精度的基于热阻网络的叠层芯片结温预测模型，首先确定芯片内部各个组件的尺寸及其热导率，并将这些参数代入相应的热阻计算公式中并计算出每个组件的热阻值；其次将热阻值代入热阻网络中，可以得到叠层芯片在不同工况下的结温预测模型，最后将结温预测值与仿真值作比较，得到两者之间的相对误差，以验证结温预测模型的准确性。本发明针对原先大多数叠层芯片结温预测模型效率较低、成本较高等不足，创新性地构建了叠层芯片的热阻网络模型，在所述模型中重点考虑了粘接胶的接触热阻以及各个芯片之间的热量耦合效应，提高了预测精度和热设计的效率，此外还降低了设计的成本。

公开(公告)号：CN118409191A

公开(公告)日：2024-07-30

申请号：CN202410581057.9

申请日：2024-05-11

Applicant: 南京邮电大学 ,  南京邮电大学南通研究院有限公司

Inventor： 刘小婷 ,  蔡志匡 ,  张学伟 ,  嵇苏宁 ,  洪浩斐 ,  孙海燕 ,  解维坤 ,  姚佳飞 ,  王子轩 ,  徐彬彬 ,  郭宇锋

IPC: G01R31/28

Abstract: 本发明公开一种芯粒延迟故障测试电路及方法，属于测量、测试的技术领域。该电路包含绑定在芯粒每个输出引脚的数字转换输入单元C、绑定在输入引脚的时间数字转换输出单元、初始化模块和芯粒测试访问控制电路。所有数字转换单元串联形成TDC链，将待测TSV传播延时分割成连续小的时间间隔在TDC链上传播并转换为数字信号，观测是否存在延迟故障；芯粒测试访问控制电路控制测试路径的配置、测试模式的选择以及TDC链的移位、更新、捕获操作。本发明针对芯粒延迟故障测试需求，提出一种高精度的测试电路，该测试电路无需增加额外的测试端口且测试精度突破了门级延迟的限制。

公开(公告)号：CN117872103A

公开(公告)日：2024-04-12

申请号：CN202410269404.4

申请日：2024-03-11

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  刘小婷 ,  张鲁萍 ,  王子轩 ,  徐彬彬 ,  孙海燕 ,  刘璐 ,  郭宇锋

IPC: G01R31/3185 ,  G11C29/56 ,  G11C29/54

Abstract: 本发明公开了一种通用测试芯粒，用于对若干个待测芯粒进行测试，测试芯粒包括芯粒测试控制电路模块、测试数据分发电路模块、存储器测试配置电路模块和芯粒测试接口电路模块；芯粒测试控制电路模块用于为待测芯粒提供测试数据、配置测试模式；测试数据分发电路模块用于从测试数据总线分发每个所述待测芯粒所需的测试数据；存储器测试配置电路模块用于为待测芯粒的存储器提供测试电路，自动生成测试矢量；芯粒测试接口电路模块用于通过芯粒测试接口为待测芯粒在上下左右任意方向传输测试数据；本发明将芯粒系统所需的共享的测试资源嵌入其中，满足芯粒系统测试即插即用的策略，为芯粒系统提供了全面、灵活、高效的测试方案。

公开(公告)号：CN117872103B

公开(公告)日：2024-05-10

申请号：CN202410269404.4

申请日：2024-03-11

Applicant: 南京邮电大学

Inventor： 蔡志匡 ,  刘小婷 ,  张鲁萍 ,  王子轩 ,  徐彬彬 ,  孙海燕 ,  刘璐 ,  郭宇锋

IPC: G01R31/3185 ,  G11C29/56 ,  G11C29/54

Abstract: 本发明公开了一种通用测试芯粒，用于对若干个待测芯粒进行测试，测试芯粒包括芯粒测试控制电路模块、测试数据分发电路模块、存储器测试配置电路模块和芯粒测试接口电路模块；芯粒测试控制电路模块用于为待测芯粒提供测试数据、配置测试模式；测试数据分发电路模块用于从测试数据总线分发每个所述待测芯粒所需的测试数据；存储器测试配置电路模块用于为待测芯粒的存储器提供测试电路，自动生成测试矢量；芯粒测试接口电路模块用于通过芯粒测试接口为待测芯粒在上下左右任意方向传输测试数据；本发明将芯粒系统所需的共享的测试资源嵌入其中，满足芯粒系统测试即插即用的策略，为芯粒系统提供了全面、灵活、高效的测试方案。