公开(公告)号：CN109308951B

公开(公告)日：2020-10-13

申请号：CN201810838142.3

申请日：2018-07-26

Applicant: TDK株式会社

Inventor： 大德高志 ,  谷口晋 ,  关映子 ,  佐藤淳 ,  堀川雄平 ,  折笠诚 ,  阿部寿之

IPC: H01B5/14

Abstract: 本发明涉及导电性基板、电子装置以及显示装置。导电性基板的特征在于具备：基材、被设置于基材上的基底层、被设置于基底层上的沟槽形成层、包含金属镀敷的导电图形层。形成具有基底层露出的底面的沟槽。导电图形层填充沟槽。基底层具有：混合区域，从基底层的导电图形层侧的表面形成到其内侧且含有构成导电图形层的金属并且包含进入到基底层的金属颗粒。

公开(公告)号：CN109306479A

公开(公告)日：2019-02-05

申请号：CN201810838096.7

申请日：2018-07-26

Applicant: TDK株式会社

Inventor： 折笠诚 ,  堀川雄平 ,  上林义广 ,  阿部寿之

IPC: C23C18/16 ,  C23C18/20 ,  C23C18/31 ,  G09F9/33

Abstract: 本发明所涉及的片材(1)具备：树脂层(4)，其包含粘结剂(2)以及催化剂颗粒(3)；非电解镀膜(7)，其被设置于树脂层(4)的一个主面(4a)侧并具有第1非电解镀膜(5)和第2非电解镀膜(6)；及基材(8)，其被设置于树脂层(4)的另一个主面(4b)侧。催化剂颗粒(3)的至少一部分具有从树脂层(4)的一个主面(4a)露出的露出面(3a)，露出面(3a)分散于树脂层(4)的一个主面(4a)上。第1非电解镀膜(5)以围绕催化剂颗粒(3)各自的露出面(3a)的方式被设置于树脂层(4)的一个主面(4a)上。第2非电解镀膜(6)以覆盖第1非电解镀膜(5)的方式被设置，第2非电解镀膜(6)的一个主面(6a)具备对应于第1非电解镀膜(5)的凹部(6r)。

公开(公告)号：CN108538736A

公开(公告)日：2018-09-14

申请号：CN201810171606.X

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 折笠诚 ,  清家英之 ,  堀川雄平 ,  阿部寿之

IPC: H01L21/603 ,  H01L23/488

Abstract: 本发明提供一种半导体封装件的制造方法，该半导体封装件是具有基板、形成于基板上的导电部和形成于导电部的微凸起的半导体芯片层叠多片而得到的半导体封装件，其中，该制造方法具备：平滑面形成工序，在微凸起上形成平滑面；叠层工序，通过在一个半导体芯片的微凸起上重叠另一个半导体芯片的微凸起，从而将半导体芯片层叠三片以上；接合工序，通过将微凸起加热使其熔融，经由该微凸起将半导体芯片彼此接合，在叠层工序中，在一个半导体芯片和另一个半导体芯片中的、至少一个微凸起上形成平滑面，一个微凸起在平滑面上与另一个微凸起接触。

公开(公告)号：CN111613595B

公开(公告)日：2023-08-22

申请号：CN202010106441.5

申请日：2020-02-21

Applicant: TDK株式会社

Inventor： 佐藤敬 ,  谷口晋 ,  小林英之 ,  折笠诚

IPC: H01L23/48 ,  H01L23/488

Abstract: 一种用于将发光元件和基板接合的接合结构，其包括：形成于发光元件的第1电极、形成于基板的第2电极和将第1电极与第2电极接合的接合层，接合层含有第1接合金属成分和与该第1接合金属成分不同的第2接合金属成分。

公开(公告)号：CN108231398B

公开(公告)日：2020-03-27

申请号：CN201711352340.0

申请日：2017-12-15

Applicant: TDK株式会社

Inventor： 堀川雄平 ,  折笠诚 ,  上林义广 ,  阿部寿之 ,  麻生裕文 ,  国塚光祐

IPC: H01F41/04 ,  H05K1/16

Abstract: 平面线圈的制造方法包括：在基材上形成基底导体层(L1)的工序(S2)，该基底导体层(L1)具有：具有一端及另一端的线圈配线部，将外部电源和线圈配线部的第一连接位置连接的供电配线部(11d)，以及使比第一连接位置更靠另一端侧的线圈配线部的第二连接位置和比第二连接位置更靠一端侧的线圈配线部的第三连接位置短路的连接配线部(11e)；在基底导体层(L1)上通过电解电镀形成配线导体层(L2)的工序(S3)；以及除去供电配线部(11d)及连接配线部(11e)的工序(S4)。

公开(公告)号：CN108538824A

公开(公告)日：2018-09-14

申请号：CN201810171607.4

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 折笠诚 ,  清家英之 ,  堀川雄平 ,  阿部寿之

IPC: H01L25/065 ,  H01L21/60

Abstract: 本发明提供一种半导体芯片的制造方法，将具有基板、形成于基板上的导电部和形成于导电部的微凸起的半导体芯片层叠多片而得到半导体芯片。其中，具备在惰性气氛内使还原性气体流入配置有半导体芯片的空间内，并以微凸起的熔点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置有压力赋予部件。

公开(公告)号：CN108538726A

公开(公告)日：2018-09-14

申请号：CN201810172586.8

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 折笠诚 ,  清家英之 ,  堀川雄平 ,  阿部寿之

IPC: H01L21/48

Abstract: 本发明提供一种半导体芯片的制造方法，该半导体芯片具有基板、形成于基板上的导电部、形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。

公开(公告)号：CN108235570A

公开(公告)日：2018-06-29

申请号：CN201711352356.1

申请日：2017-12-15

Applicant: TDK株式会社

Inventor： 堀川雄平 ,  折笠诚 ,  上林义广 ,  阿部寿之 ,  麻生裕文 ,  国塚光祐

IPC: H05K1/16 ,  H05K3/18

Abstract: 用于平面线圈的制造的配线部件(5B)具备：基材(10)、和形成于基材(10)上的平面线圈图案(11)。平面线圈图案(11)包含：具有一端(11a1)及另一端(11a2)的线圈配线部(11a)，将外部电源和线圈配线部(11a)的第一连接位置(P1)连接的供电配线部(11d)，将与第一连接位置(P1)相比更靠另一端(11a2)侧的线圈配线部(11a)的第二连接位置(P2)和与第二连接位置(P2)相比更靠一端(11a1)侧的线圈配线部(11a)的第三连接位置(P3)进行短路的连接配线部(11e)。平面线圈图案(11)的剖面结构具有形成于基材(10)上的基底树脂层(L0)和形成于基底树脂层(L0)上的导体层(LL)。

公开(公告)号：CN105989863A

公开(公告)日：2016-10-05

申请号：CN201610153971.9

申请日：2016-03-17

Applicant: TDK株式会社

Inventor： 五十岚克彦 ,  折笠诚 ,  川岛崇 ,  阿部寿之

IPC: G11B5/84

CPC classification number: G11B5/4833 ,  G11B5/4826 ,  G11B5/84 ,  G11B5/8412 ,  G11B5/85 ,  G11B5/851 ,  G11B5/858

Abstract: 本发明提供臂及悬架的接合强度优异的磁头装置。磁头装置具备臂、与臂的前端部重叠的悬架、位于悬架的前端部的滑块、以及位于臂的前端部和悬架之间且将臂和悬架接合的接合部，接合部含有Sn。

公开(公告)号：CN108538726B

公开(公告)日：2022-08-26

申请号：CN201810172586.8

申请日：2018-03-01

Applicant: TDK株式会社

Inventor： 折笠诚 ,  清家英之 ,  堀川雄平 ,  阿部寿之

IPC: H01L21/48

Abstract: 本发明提供一种半导体芯片的制造方法，该半导体芯片具有基板、形成于基板上的导电部、形成于导电部的微凸起，其中，该制造方法具备在微凸起上形成平滑面的平滑面形成工序，平滑面形成工序具备对配置有半导体芯片的空间在惰性气氛内使还原性气体流入，并以微凸起的融点以上的温度进行加热的加热工序，在加热工序中，在微凸起上载置压力赋予部件，压力赋予部件的主面中与微凸起相接的主面为平面。