-
公开(公告)号：CN112800385A
公开(公告)日：2021-05-14
申请号：CN202110100164.1
申请日：2021-01-25
Applicant: 鹏城实验室
IPC: G06F17/14 , G06F1/3234
Abstract: 本发明公开一种数据处理方法，用于终端设备，所述终端设备包括具有可重构区域的FPGA；所述数据处理方法包括以下步骤：接收第一目标数据；基于所述第一目标数据，确定所述第一目标数据的快速傅里叶变换的变换长度；利用所述变换长度对应的快速傅里叶变换，对所述可重构区域进行重构，获得目标运算区域；在所述目标运算区域内，对所述第一目标数据进行快速傅里叶变换，获得第一结果数据。本发明还公开一种数据处理装置、终端设备以及计算机可读存储介质。利用本发明的数据处理方法，达到了降低终端设备功耗的技术效果。
-
公开(公告)号：CN112486305A
公开(公告)日：2021-03-12
申请号：CN202110153340.8
申请日：2021-02-04
Applicant: 鹏城实验室
Abstract: 本发明公开一种外接设备时序控制方法、计算机及其主板、主机，其中，计算机主板包括所述可插拔设备接口、外接设备检测电路以及处理器；外接设备检测电路在检测到外接设备在位时，检测外接设备是否上电完成，并在检测到外接设备上电完成时，输出外接设备状态OK信号至处理器，处理器在接收到外接设备状态OK信号时，输出解复位信号，并通过所述可插拔设备接口将解复位信号输出至外接设备，控制外接设备解复位；本发明实现了外接设备的解复位和上电之间的时序控制，避免外接设备因为解复位和上电时序异常而无法工作。
-
公开(公告)号：CN116028402A
公开(公告)日：2023-04-28
申请号：CN202211743885.5
申请日：2022-12-30
Applicant: 鹏城实验室
IPC: G06F13/20
Abstract: 本发明涉及芯片控制技术领域，并公开了一种基于RISC‑V的控制方法、系统、芯片及存储介质，所述基于RISC‑V的控制方法应用于基于RISC‑V的控制系统，所述基于RISC‑V的控制系统包括指令解码单元、开源指令集RISC‑V处理器和输入输出端口GPIO，该方法包括：通过指令解码单元获取RISC‑V处理器读入的控制指令，并确定所述控制指令对应的解码指令；根据所述解码指令和预存的历史切换信息确定方向切换信息；确定所述方向切换信息对应的目标处理单元，通过所述目标处理单元根据所述解码指令对GPIO进行控制，进而提高了芯片输入输出的控制效率。
-
公开(公告)号：CN113326524A
公开(公告)日：2021-08-31
申请号：CN202110683433.1
申请日：2021-06-18
Applicant: 鹏城实验室
Abstract: 本发明公开了指令处理方法及处理器，所述指令处理方法包括：由第一指令队列中提取目标指令，执行提取的所述目标指令；在所述目标指令的类型为第一类型时，将所述目标指令的状态设置为可提交状态；在所述目标指令的类型为第二类型时，按照所述目标指令的重复执行次数随机重复执行所述目标指令，所述重复执行次数为至少两次；在所述目标指令的至少两次执行结果不一致时，判定出现异常，本发明在同一个处理器中复用硬件资源同时实现了安全指令的随机化执行及冗余执行，提高微处理器的执行效率及安全性。
-
公开(公告)号：CN111969981B
公开(公告)日：2021-01-12
申请号：CN202011128048.2
申请日：2020-10-21
Applicant: 鹏城实验室
Abstract: 一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块。第一反相器链包括串联连接的多个第一反相器，其用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；第二反相器链包括串联连接的多个第二反相器，其用于根据第二配置信号选择第二反相器的个数以输出第二时钟信号；第一随机信号产生电路用于对第一时钟信号和第二时钟信号进行组合来产生第一随机信号；第一控制模块用于根据第一随机信号生成第一配置信号或者第二配置信号，以变更第一反相器链中的第一反相器的个数或者变更第二反相器链中的第二反相器的个数。本发明还提供了一种随机数产生电路。
-
Patent Agency Ranking
公开(公告)号：CN113326524B
公开(公告)日：2024-05-28
申请号：CN202110683433.1
申请日：2021-06-18
Applicant: 鹏城实验室
Abstract: 本发明公开了指令处理方法及处理器，所述指令处理方法包括：由第一指令队列中提取目标指令，执行提取的所述目标指令；在所述目标指令的类型为第一类型时，将所述目标指令的状态设置为可提交状态；在所述目标指令的类型为第二类型时，按照所述目标指令的重复执行次数随机重复执行所述目标指令，所述重复执行次数为至少两次；在所述目标指令的至少两次执行结果不一致时，判定出现异常，本发明在同一个处理器中复用硬件资源同时实现了安全指令的随机化执行及冗余执行，提高微处理器的执行效率及安全性。
-
公开(公告)号：CN115903613A
公开(公告)日：2023-04-04
申请号：CN202211636699.1
申请日：2022-12-15
Applicant: 鹏城实验室
IPC: G05B19/042
Abstract: 本发明涉及工业控制及通信技术领域，并公开了一种基于RISC‑V核的工业控制及通信芯片架构，该芯片包括：至少一个控制单元、总线协议AXI总线、外部扩展单元和输入输出IO口，控制单元包括开源指令集RISC‑V核和芯片扩展子单元；RISC‑V核与AXI总线和芯片扩展子单元连接，芯片扩展子单元与IO口和外部扩展单元连接，AXI总线与外部扩展单元连接；芯片扩展子单元用于将输入的接口数据传输至RISC‑V核，外部扩展单元用于将外部数据通过AXI总线传输至RISC‑V核，RISC‑V核用于根据接口数据，和或，外部数据进行数据交互，以实现工业控制与通信，进而提高了工业控制及通信芯片的数据交互效率。
-
公开(公告)号：CN112486305B
公开(公告)日：2021-05-11
申请号：CN202110153340.8
申请日：2021-02-04
Applicant: 鹏城实验室
Abstract: 本发明公开一种外接设备时序控制方法、计算机及其主板、主机，其中，计算机主板包括所述可插拔设备接口、外接设备检测电路以及处理器；外接设备检测电路在检测到外接设备在位时，检测外接设备是否上电完成，并在检测到外接设备上电完成时，输出外接设备状态OK信号至处理器，处理器在接收到外接设备状态OK信号时，输出解复位信号，并通过所述可插拔设备接口将解复位信号输出至外接设备，控制外接设备解复位；本发明实现了外接设备的解复位和上电之间的时序控制，避免外接设备因为解复位和上电时序异常而无法工作。
-
公开(公告)号：CN112015490A
公开(公告)日：2020-12-01
申请号：CN202011200273.2
申请日：2020-11-02
Applicant: 鹏城实验室
Abstract: 本发明公开了一种采用可编程器件实现与测试精简指令集的方法、设备及介质，该方法包括：将所述精简指令集中的基础指令集配置于所述静态部分；将所述精简指令集中除基础指令集之外的可替换指令集保存于与所述可编程器件连接的存储单元中；根据所述可编程器件所要实现的处理器功能，在运行过程中：调用所述基础指令集；以及分时地将需要使用的可替换指令集配置于所述可动态配置部分以调用当前所需要的可替换指令集。在可编程器件面积不足以装下所有指令集的情况下，达到了不中断软件调试过程而完成整个指令集的测试的技术效果。
-
公开(公告)号：CN111969981A
公开(公告)日：2020-11-20
申请号：CN202011128048.2
申请日：2020-10-21
Applicant: 鹏城实验室
Abstract: 一种时钟产生电路，包括第一反相器链、第二反相器链、第一随机信号产生电路以及第一控制模块。第一反相器链包括串联连接的多个第一反相器，其用于根据第一配置信号选择所述第一反相器的个数以输出第一时钟信号；第二反相器链包括串联连接的多个第二反相器，其用于根据第二配置信号选择第二反相器的个数以输出第二时钟信号；第一随机信号产生电路用于对第一时钟信号和第二时钟信号进行组合来产生第一随机信号；第一控制模块用于根据第一随机信号生成第一配置信号或者第二配置信号，以变更第一反相器链中的第一反相器的个数或者变更第二反相器链中的第二反相器的个数。本发明还提供了一种随机数产生电路。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.021 seconds)
