公开(公告)号：CN111554690A

公开(公告)日：2020-08-18

申请号：CN202010540104.7

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 金钟俊 ,  潘锋 ,  李钟硕 ,  吕震宇 ,  李勇娜 ,  宋立东 ,  金允哲 ,  S·W·杨 ,  S·S-N·杨

IPC分类号： H01L27/11548 ,  H01L27/11551 ,  H01L27/11575 ,  H01L27/11578 ,  H01L21/66

摘要： 公开了用于测试三维(3D)存储器设备的结构和方法。3D存储器设备(100)包括存储器阵列结构(102)、外围设备结构(104)、与存储器阵列结构(102)的正面和外围设备结构(104)的正面相接触的互连层(106)、以及位于存储器阵列结构(102)的背面并且与存储器阵列结构(102)重叠的导电衬垫。存储器阵列结构(102)包括存储器阵列堆叠(109)、垂直延伸穿过至少一部分存储器阵列堆叠(109)的贯穿阵列接触(TAC)(110)、以及存储器阵列接触(112)。外围设备结构(104)包括测试电路(126)。互连层(106)包括互连结构(116、124)。导电衬垫(108)、TAC(110)、互连结构(116、124)、以及测试电路(126)与存储器阵列接触(112)中的至少一者是电连接的。

公开(公告)号：CN110088899B

公开(公告)日：2020-06-26

申请号：CN201880005231.8

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 金钟俊 ,  潘锋 ,  李钟硕 ,  吕震宇 ,  李勇娜 ,  宋立东 ,  金允哲 ,  S·W·杨 ,  S·S-N·杨

IPC分类号： H01L27/11548 ,  H01L27/11551 ,  H01L27/11575 ,  H01L27/11578 ,  H01L21/66

摘要： 公开了用于测试三维(3D)存储器设备的结构和方法。3D存储器设备(100)包括存储器阵列结构(102)、外围设备结构(104)、与存储器阵列结构(102)的正面和外围设备结构(104)的正面相接触的互连层(106)、以及位于存储器阵列结构(102)的背面并且与存储器阵列结构(102)重叠的导电衬垫。存储器阵列结构(102)包括存储器阵列堆叠(109)、垂直延伸穿过至少一部分存储器阵列堆叠(109)的贯穿阵列接触(TAC)(110)、以及存储器阵列接触(112)。外围设备结构(104)包括测试电路(126)。互连层(106)包括互连结构(116、124)。导电衬垫(108)、TAC(110)、互连结构(116、124)、以及测试电路(126)与存储器阵列接触(112)中的至少一者是电连接的。

公开(公告)号：CN110114875B

公开(公告)日：2020-04-28

申请号：CN201880005434.7

申请日：2018-03-02

申请人： 长江存储科技有限责任公司

发明人： 吕震宇 ,  S·S-N·杨 ,  潘锋 ,  S·W·杨 ,  陈俊 ,  吴关平 ,  施文广 ,  程卫华

IPC分类号： H01L27/11524

摘要： 公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。

公开(公告)号：CN111554690B

公开(公告)日：2021-03-30

申请号：CN202010540104.7

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 金钟俊 ,  潘锋 ,  李钟硕 ,  吕震宇 ,  李勇娜 ,  宋立东 ,  金允哲 ,  S·W·杨 ,  S·S-N·杨

IPC分类号： H01L27/11548 ,  H01L27/11551 ,  H01L27/11575 ,  H01L27/11578 ,  H01L21/66

摘要： 公开了用于测试三维(3D)存储器设备的结构和方法。3D存储器设备(100)包括存储器阵列结构(102)、外围设备结构(104)、与存储器阵列结构(102)的正面和外围设备结构(104)的正面相接触的互连层(106)、以及位于存储器阵列结构(102)的背面并且与存储器阵列结构(102)重叠的导电衬垫。存储器阵列结构(102)包括存储器阵列堆叠(109)、垂直延伸穿过至少一部分存储器阵列堆叠(109)的贯穿阵列接触(TAC)(110)、以及存储器阵列接触(112)。外围设备结构(104)包括测试电路(126)。互连层(106)包括互连结构(116、124)。导电衬垫(108)、TAC(110)、互连结构(116、124)、以及测试电路(126)与存储器阵列接触(112)中的至少一者是电连接的。

公开(公告)号：CN111540751A

公开(公告)日：2020-08-14

申请号：CN202010394864.1

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 胡禺石 ,  吕震宇 ,  陶谦 ,  陈俊 ,  S·S-N·杨 ,  S·W·杨

IPC分类号： H01L27/1157 ,  H01L27/11582

摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。

公开(公告)号：CN110402495B

公开(公告)日：2020-05-22

申请号：CN201880005362.6

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 胡禺石 ,  吕震宇 ,  陶谦 ,  陈俊 ,  S·S-N·杨 ,  S·W·杨

IPC分类号： H01L27/11582 ,  H01L27/1157

摘要： 本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。

公开(公告)号：CN110140213A

公开(公告)日：2019-08-16

申请号：CN201880005575.9

申请日：2018-03-02

申请人： 长江存储科技有限责任公司

发明人： 朱继锋 ,  吕震宇 ,  陈俊 ,  胡禺石 ,  陶谦 ,  S·S-N·杨 ,  S·W·杨

IPC分类号： H01L27/11578 ,  H01L27/1157 ,  H01L27/11551

摘要： 公开了三维(3D)存储器件(200)及其制作方法。NAND存储器件(200)包括衬底(202)、在衬底(202)上的多个NAND串(230)、在NAND串(230)上的一或多个外围器件、在周边组件上方的单晶硅层、以及在外围器件与NAND串(230)之间的一个或多个互连层。NAND存储器件(200)包括键合接口(219)，阵列互连层与外围互连层在所述接口处接触。

公开(公告)号：CN110121779A

公开(公告)日：2019-08-13

申请号：CN201880005615.X

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 吕震宇 ,  陈俊 ,  朱继锋 ,  胡禺石 ,  陶谦 ,  S·S-N·杨 ,  S·W·杨

IPC分类号： H01L27/11578 ,  H01L27/11524

摘要： 公开了三维(3D)存储器器件的实施例及用于形成该3D存储器器件的方法。在一个示例中，NAND存储器器件包括衬底、一个或多个在衬底上的外围器件、多个在该一个或多个外围器件上的NAND串、在NAND串上方且与其接触的单晶硅层、以及形成于外围器件以及NAND串之间的互连层。在某些实施例中，NAND存储器器件包括键合界面，阵列互连层在该键合界面处接触外围互连层。

公开(公告)号：CN110088899A

公开(公告)日：2019-08-02

申请号：CN201880005231.8

申请日：2018-03-01

申请人： 长江存储科技有限责任公司

发明人： 金钟俊 ,  潘锋 ,  李钟硕 ,  吕震宇 ,  李勇娜 ,  宋立东 ,  金允哲 ,  S·W·杨 ,  S·S-N·杨

IPC分类号： H01L27/11548 ,  H01L27/11551 ,  H01L27/11575 ,  H01L27/11578 ,  H01L21/66

摘要： 公开了用于测试三维(3D)存储器设备的结构和方法。3D存储器设备(100)包括存储器阵列结构(102)、外围设备结构(104)、与存储器阵列结构(102)的正面和外围设备结构(104)的正面相接触的互连层(106)、以及位于存储器阵列结构(102)的背面并且与存储器阵列结构(102)重叠的导电衬垫。存储器阵列结构(102)包括存储器阵列堆叠(109)、垂直延伸穿过至少一部分存储器阵列堆叠(109)的贯穿阵列接触(TAC)(110)、以及存储器阵列接触(112)。外围设备结构(104)包括测试电路(126)。互连层(106)包括互连结构(116、124)。导电衬垫(108)、TAC(110)、互连结构(116、124)、以及测试电路(126)与存储器阵列接触(112)中的至少一者是电连接的。